像素电路及其关机供电顺序的供电方法技术

一种像素电路及其关机供电顺序的供电方法。像素电路包括发光二极管、第一晶体管、第二晶体管、第三晶体管、以及第一电容。第一晶体管、第二晶体管及发光二极管串接于第一系统高电压与系统低电压之间。第三晶体管耦接于第二系统高电压与第一晶体管的控制端之间。第一电容耦接于第二晶体管的第一端及控制端之间。在多个断电期间中，提供接地电压电平至第一电容、发光二极管的阳极、第一晶体管的控制端、第二晶体管的控制端及第三晶体管的控制端。二晶体管的控制端及第三晶体管的控制端。二晶体管的控制端及第三晶体管的控制端。

【技术实现步骤摘要】
像素电路及其关机供电顺序的供电方法


[0001]本专利技术涉及一种显示技术，且特别涉及一种像素电路及其关机供电顺序。

技术介绍

[0002]一般而言，发光二极管显示装置与液晶显示装置在关机(power off)时，会对显示装置内的电路进行放电的时候，由于显示面板内具有电容，若无法完全释放电荷的话，则显示面板上的电荷会转动液晶或点亮发光二极管而造成残影。因此，对显示装置而言，需要相对应的关机时序进行关机，以避免关机残影的问题。

技术实现思路

[0003]本专利技术提供一种像素电路及其关机供电顺序的供电方法，可避免关机残影的问题。
[0004]本专利技术的像素电路，包括发光二极管、第一晶体管、第二晶体管、第三晶体管、以及第一电容。发光二极管具有阳极及接收系统低电压的阴极。第一晶体管具有第一端、控制端及耦接发光二极管的阳极的第二端。第二晶体管具有耦接第一系统高电压的第一端、控制端及耦接第一晶体管的第一端的第二端。第三晶体管具有耦接第二系统高电压的第一端、控制端及耦接第一晶体管的控制端的第二端。第一电容具有耦接第二晶体管的第一端本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种像素电路，包括：一发光二极管，具有一阳极及接收一系统低电压的一阴极；一第一晶体管，具有一第一端、一控制端及耦接该发光二极管的该阳极的一第二端；一第二晶体管，具有耦接一第一系统高电压的一第一端、一控制端及耦接该第一晶体管的该第一端的一第二端；一第三晶体管，具有耦接一第二系统高电压的一第一端、一控制端及耦接该第一晶体管的该控制端的一第二端；一第一电容，具有耦接该第二晶体管的该第一端的一第一端及耦接该第二晶体管的该控制端的一第二端，其中在一第一断电期间，提供一接地电压电平至该第一电容的该第一端，并且提供一栅极低电压电平至该第一电容的该第二端，其中在该第一断电期间之后的一第二断电期间，提供该接地电压电平至该发光二极管的该阳极，其中在该第二断电期间之后的一第三断电期间，提供该接地电压电平至该第一晶体管的该控制端，以及其中在该第三断电期间之后的一第四断电期间，提供该接地电压电平至该第二晶体管的该控制端及该第三晶体管的该控制端。2.如权利要求1所述的像素电路，还包括：一第四晶体管，具有接收该第二系统高电压的一第一端、接收一起始信号的一控制端、以及耦接该第一电容的该第一端的一第二端；以及一第五晶体管，具有耦接该第一电容的该第二端的一第一端、接收该起始信号的一控制端、以及接收该起始信号的一第二端，其中在该第一断电期间，该第二系统高电压为该接地电压电平，并且该起始信号为该栅极低电压电平。3.如权利要求2所述的像素电路，还包括：一第二电容，具有接收一扫荡信号的一第一端及耦接该第三晶体管的该控制端的一第二端；一第六晶体管，具有耦接该第二电容的该第二端的一第一端、接收该起始信号的一控制端、以及接收该起始信号的一第二端；一第七晶体管，具有接收该第一晶体管的该第二端的一第一端、接收一第一发光信号的一控制端、以及耦接该发光二极管的该阳极的一第二端；一第八晶体管，具有接收该第二系统高电压的一第一端、接收一第二发光信号的一控制端、以及耦接该第三晶体管的该第一端的一第二端；一第九晶体管，具有耦接该第三晶体管的该第二端的一第一端、接收该第二发光信号的一控制端、以及耦接该第一晶体管的该控制端的一第二端；一第十晶体管，具有接收该第一系统高电压的一第一端、接收该第二发光信号的一控制端、以及耦接该第二晶体管的该第一端的一第二端；一第十一晶体管，具有耦接该第一电容的该第一端的一第一端、接收该第二发光信号的一控制端、以及耦接该第二晶体管的该第一端的一第二端；以及
一第十二晶体管，具有耦接该发光二极管的该阳极的一第一端、接收一测试信号的一控制端、以及耦接该发光二极管的该阴极的一第二端，其中在该第二断电期间中，该第一系统高电压为该接地电压电平，并且该第二系统高电压、该第一发光信号、该第二发光信号及该测试信号为该栅极低电压电平，以及其中在该第三断电期间中，该第二系统高电压及该测试信号为该接地电压电平。4.如权利要求3所述的像素电路，还包括：一第十三晶体管，具有接收一第一像素电压的一第一端、接收一扫描信号的一控制端、以及耦接该第二晶体管的该第一端的一第二端；一第十四晶体管，具有耦接该第二晶体管的该控制端的一第一端、接收该扫描信号的一控制端、以及耦接该第二晶体管的该第二端的一第二端；一第十五晶体管，具有接收该第二系统高电压的一第一端、接收该扫描信号的一控制端、以及耦接该第一电容的该第一端的一第二端；一第十六晶体管，具有接收一第二像素电压的一第一端、接收该扫描信号的一控制端、以及耦接该第三晶体管的该第一端的一第二端；一第十七晶体管，具有耦接该第三晶体管的该控制端的一第一端、接收该扫描信号的一控制端、以及耦接该第三晶体管的该第二端的一第二端；以及一第十八晶体管，具有接收该扫荡信号的一第一端、接收该扫描信号的一控制端、以及接收一扫荡栅极高电压的一第二端，其中在该第四断电期间中，该扫描信号为该栅极低电压电平，该扫荡栅极高电压、该第一像素电压、该第二像素电压、该第一发光信号及该第二发光信号为该接地电压电平。5.如权利要求4所述的像素电路，还包括：一第三电容，具有耦接该第一晶体管的该控制端的一第一端、以及接收一设置电压的一第二端；以及一第十九晶体管，具有耦接该第一晶体管的该控制端的一第一端、接收一设置信号的一控制端、以及接收该设置电压的一第二端，其中在该第四断电期间之后的一第五断电期间中，该扫描信号、该设置信号以及该设置电压为该接地电压电平。6.如权利要求5所述的像素电路，其中该第一系统高电压在该第一断电期间及该第二断电期间的其中之一由一栅极高电压电平拉低至该接地电压电平。7.如权利要求5所述的像素电路，其中该系统低电压在该第一断电期间及该第二断电期间的其中之一由该原始电压电平拉高至该接地电压电平。8.如权利要求5所述的像素电路，其中该测试信号在该第三断电期间至该第五断电期间的其中之一由该栅极低电压电平拉高至该接地电压电平。9.如权利要求5所述的像素电路，其中该设置信号在该第一断电期间至该第四断电期间的其中之一由该栅极高电压电平拉低至该接地电压电平，并且该设置电压早于或同时于该设置信号由该栅极低电压电平拉高至该接地电压电平。10.如权利要求5所述的像素电路，其中该第一像素电压以及该第二像素电压在该第一断电期间至该第四断电期间的其中之一切换至该接地电压电平，并且该扫荡信号及该扫荡栅极高电压早于或同时于该第一像素电压及该第二像素电压由该栅极高电压电平拉低至
该接地电压电平。11.一种像素电路的关机供电顺序的供电方法，其中该像素电路包括：一发光二极管，具有一阳极及接收一系统低电压的一阴极；一第一晶体管，...

【专利技术属性】
技术研发人员：林炜力，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：