实时时钟模块、芯片及计算设备制造技术

本发明专利技术提供一种实时时钟模块。实时时钟模块包括一时钟单元，具有一时钟信号端以及一电源输入端，用于产生一第一时钟信号；一电流调整单元，电性连接至所述时钟单元的时钟信号端以及电源输入端，用于向所述时钟单元的电源输入端提供一输入电流；其中，所述电流调整单元根据所述第一时钟信号的摆幅调整所述输入电流。本发明专利技术的实时时钟模块能够应用于不同的电压域，且能够更好地降低功耗。且能够更好地降低功耗。且能够更好地降低功耗。

【技术实现步骤摘要】
实时时钟模块、芯片及计算设备


[0001]本专利技术涉及一种实时时钟模块，尤其涉及一种能在不同电压域中工作，且功耗超低的实时时钟模块、芯片及计算设备。

技术介绍

[0002]如今越来越多的电子产品使用电池供电，对电子产品的功耗性能要求越来越高，所以低功耗或者超低功耗设计是如今电子产品设计中最热门的设计。实时时钟(RTC
‑
real time clock)作为常见的时钟模块，其基本功能是给芯片提供一定频率的时钟信号。这个时钟信号会产生日历及中断时钟等功能。一般实时时钟模块都会放在SOC芯片的低功耗域内，只要电池一直供电就会始终工作。
[0003]因此，如何使得实时时钟能够方便的应用于不同的电压域，并更有效的降低实时时钟的功耗实为需要解决的问题。

技术实现思路

[0004]为了解决上述问题，本专利技术提供一种实时时钟模块，可以方便的工作于不同的电压域，且实时时钟模块可处于超低功耗的工作状态。
[0005]为了实现上述目的，本专利技术提供一种实时时钟模块，包括一时钟单元，具有一时钟信号端以及一电源输入本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种实时时钟模块，其特征在于，包括：一时钟单元，具有一时钟信号端以及一电源输入端，用于产生一第一时钟信号；一电流调整单元，电性连接至所述时钟单元的时钟信号端以及电源输入端，用于向所述时钟单元的电源输入端提供一输入电流；其中，所述电流调整单元根据所述第一时钟信号的摆幅调整所述输入电流。2.如权利要求1所述的实时时钟模块，其特征在于：所述电流调整单元进一步包括：一电流控制单元，电性连接至所述时钟单元的电源输入端；一幅度检测单元，电性连接至所述时钟单元的时钟信号端以及所述电流控制单元；一第一电源，电性连接至所述电流控制单元和所述幅度检测单元。3.如权利要求2所述的实时时钟模块，其特征在于：所述幅度检测单元进一步包括：一电流源，具有一第一端以及一第二端，所述电流源的第一端电性连接至所述第一电源；一第一晶体管组，电性连接至所述电流源的第二端，并电性连接至所述时钟单元的时钟信号端；一第二晶体管组，电性连接至所述电流源的第二端，并电性连接至所述电流控制单元。4.如权利要求3所述的实时时钟模块，其特征在于：所述第一晶体管组进一步包括：一第一PMOS晶体管，具有一第一端、一第二端以及一控制端，所述第一PMOS晶体管的第一端电性连接至所述电流源的第二端，所述第一PMOS晶体管的控制端电性连接至所述时钟单元的时钟信号端；一第一NMOS晶体管，具有一第一端、一第二端以及一控制端，所述第一NMOS晶体管的第一端以及控制端电性连接至所述第一PMOS晶体管的第二端及所述第二晶体管组，所述第一NMOS晶体管的第二端电性连接至一地。5.如权利要求3所述的实时时钟模块，其特征在于：所述第二晶体管组进一步包括：一第二PMOS晶体管，具有一第一端、一第二端以及一控制端，所述第二PMOS晶体管的第一端电性连接至所述电流源，所述第二PMOS晶体管的第二端以及控制端电性连接至所述电流控制单元；一第二NMOS晶体管，具有一第一端、一第二端以及一控制端，所述第二NMOS晶体管的第一端电性连接至所述第二PMOS晶体管的第二端，所述第二NMOS晶体管的控制端电性连接至所述第一晶体管组，所述第二NMOS晶体管的第二端电性连接至一地。6.如权利要求3所述的实时时钟模块，其特征在于：所述幅度检测单元进一步包括一第一电容，所述第一电容电性连接在所述第一电源与所述第二晶体管组之间。7.如权利要求2所述的实时时钟模块，其特征在于：所述电流控制单元包括一第三PMOS晶体管，所述第三PMOS晶体管具有一第一端、一第二端以及一控制端，所述第三PMOS晶体管的第一端电性连接至所述第一电源，所述第三PMOS晶体管的控制端电性连接至所述幅度检测单元，所述第三PMOS晶体管的第二端电性连接至所述时钟单元的电源输入端。8.如权利要求7所述的实时时钟模块，其特征在于：所述电流控制单元进一步包括一第四PMOS晶体管，所述第四PMOS晶体管具有一第一端、一第二端以及一控制端，所述第四PMOS晶体管的第一端电性连接至所述第三PMOS晶体管的第二端，所述第四PMOS晶体管的控制端电性连接至所述第四PMOS晶体管的第二端，且所述第四PMOS晶体管的第二端电性连接至所
述时钟单元的电源输入端。9.如权利要求8所述的实时时钟模块，其特征在于：所述电流控制单元进一步包括一第五PMOS晶体管，所述第五PMOS晶体管具有一第一端、一第二端以及一控制端，所述第五PMOS晶体管的第一端电性连接至所述第四PMOS晶体管的第二端，所述第五PMOS晶体管的控制端电性连接至所述第五PMOS晶体管的第二端，且所述第五PMOS晶体管的第二端电性连接至所述时钟单元的电源输入端。10.如权利要求1所述的实时时钟模块，其特征...

【专利技术属性】
技术研发人员：江玮，龚腾飞，张楠赓，
申请(专利权)人：杭州嘉楠耘智信息科技有限公司，
类型：发明
国别省市：