一种基于传递综合信息流实现的芯片设计方法技术

本申请公开了一种基于传递综合信息流实现的芯片设计方法，涉及芯片设计技术领域，该方法在逻辑综合阶段基于RTL级描述文件识别器件组后，不仅得到各个器件组的逻辑子网表和其他电路结构的其他逻辑子网表，还得到各个器件组的物理场景网表传输给装箱阶段；在装箱阶段根据器件组的物理场景网表表述的箱结构及互相之间的连接关系可以直接得到各个器件组的装箱结果，无需再参与装箱算法的搜索装箱，而且由于物理场景网表是基于器件组的功能信息和架构信息产生的，因此装箱阶段可以直接得到符合器件组的功能信息和架构信息的要求的最优装箱结果，提高了装箱效率以及装箱的品质，从而提高了芯片设计的效率以及品质。从而提高了芯片设计的效率以及品质。从而提高了芯片设计的效率以及品质。

【技术实现步骤摘要】
一种基于传递综合信息流实现的芯片设计方法


[0001]本专利技术涉及芯片设计
，尤其是一种基于传递综合信息流实现的芯片设计方法。

技术介绍

[0002]半导体技术、工艺经过几十年的发展，由最初的半导体分立元件晶体管发展到今天的超大规模集成电路。伴随着半导体技术、工艺的发展，集成电路的设计技术也经历了由最初的计算机辅助设计工具发展到今天的完整的集成电路设计自动化流程(Electronic Design Automation)，尤其是上个世纪九十年代综合技术的专利技术和应用，使得集成电路的设计从设计思想的描述到最终的物理实现整体设计流程的自动化成为可能。
[0003]目前常用的FPGA芯片和ASIC芯片的设计流程类似，以利用EDA(Electronic design automation，电子设计自动化)开发软件和编程工具对FPGA芯片进行开发的过程为例，请参考图1所示的设计流程图，EDA开发软件的开发流程主要包括用户设计输入阶段、逻辑综合阶段、装箱阶段、布局阶段、布线阶段以及完成设计阶段，完成设计阶段主要包括时序分析和码流生成等操作本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于传递综合信息流实现的芯片设计方法，其特征在于，所述方法包括：获取RTL级描述文件，对所述RTL级描述文件中的描述语句进行解析并识别得到若干个器件组加入包含若干个原型器件的映射库中；基于所述映射库对所述RTL级描述文件进行逻辑综合处理得到若干个器件组各自的逻辑子网表和物理场景网表，以及除器件组之外的其他电路结构的其他逻辑子网表；其中，每个逻辑子网表分别以具有连接关系的原型器件为基本单元进行表述；每个器件组的物理场景网表以具有连接关系的箱结构为基本单元进行表述，且每个器件组的逻辑子网表中的原型器件基于逻辑综合阶段中所确定的所述器件组的功能信息和架构信息归属到相应的箱结构中；在装箱阶段，按照每个器件组的物理场景网表直接得到各个器件组的装箱结果，按照所述其他逻辑子网表利用装箱算法对其他逻辑子网表包含的原型器件进行搜索装箱得到装箱结果；基于全局的装箱结果进行布局和布线，并完成对所述待设计芯片的芯片设计。2.根据权利要求1所述的方法，其特征在于，在逻辑综合处理阶段基于器件组的功能信息和架构信息确定所述器件组中各个原型器件所归属的箱结构时，将所述器件组中用于实现预定逻辑功能和/或具有预定电路架构的电路结构所包含的原型器件按照对应的预设最优装箱方式归属到箱结构中。3.根据权利要求1所述的方法，其特征在于，所述方法还包括：在逻辑综合处理阶段通过对所述RTL级描述文件的逻辑综合处理还得到各个器件组的布局场景网表，每个布局场景网表分别以具有布局约束的箱结构为基本单元进行表述，且每个器件组的物理场景网表中的箱结构基于逻辑综合阶段中所确定的所述器件组的功能信息和架构信息确定布局约束；则在基于全局的装箱结果进行布局时，基于各个器件组的布局场景网表指示的箱结构的布局约束对全局的装箱结果完成布局。4.根据权利要求3所述的方法，其特征在于，在逻辑综合处理阶段基于器件组的功能信息和架构信息确定所述器件组中的箱结构的布局约束时，确定存在功能关联性和/或架构关联性的多个箱结构之间的布局约束为按照功能关联性和/或架构关联性对应的预...

【专利技术属性】
技术研发人员：杜学军，惠锋，刘佩，王晨阳，张立，
申请(专利权)人：无锡中微亿芯有限公司，
类型：发明
国别省市：