一种门级网表跨时钟域自动化分析方法及系统技术方案

技术编号:35471981 阅读:38 留言:0更新日期:2022-11-05 16:18
一种门级网表跨时钟域自动化分析方法及系统,通过包括仿真库自动抽象模块、Verilog程序分析模块、门级网表时钟树和复位树推断模块、跨时钟域特征识别模块、违规显示模块,进行Verilog语言解析、仿真库自动抽象、门级网表时钟树推断、门级网表复位树推断、跨时钟域特征电路识别和违规显示步骤,能够通过静态分析的方法分析可编程逻辑设计门级网表的跨时钟域风险并且对设计缺陷进行精确定位,提高了可编程逻辑设计可靠性。程逻辑设计可靠性。程逻辑设计可靠性。

【技术实现步骤摘要】
一种门级网表跨时钟域自动化分析方法及系统


[0001]本专利技术涉及一种门级网表跨时钟域自动化分析方法及系统,属于FPGA或集成电路设计领域的跨时钟域分析领域。

技术介绍

[0002]当前数字电路设计中通常都包含多个时钟域(平均4

7个时钟域),这些时钟要么从外部管脚直接引入,要么是主时钟在FPGA等数字电路芯片内部用RTL代码分频倍频或者直接使用FPGA芯片内部的PLL/DLL/DCM/CMT/MMCM等时钟管理组件进行分频倍频及移相。这些不同的时钟将作用于芯片内部不同功能区域,同时在不同的功能区域之间会有较多的控制信号以及数据信号的传输,如何保证高频率时钟域的信号完整、正确、及时地传递到低频率时钟域,这就需要设计人员在每个信号交叉处正确地添加同步电路。如果添加的同步电路不正确或者没有添加同步电路,那么就会导致信号亚稳态的问题,亚稳态问题在通常的功能仿真、静态时序仿真过程中很难被暴露出来,它将一直遗留在设计之中直至加载到FPGA器件中,器件运行时则会出现较频繁且难以理解的功能异常现象,导致设计人员不得不花大量时间进行问题定本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种门级网表跨时钟域自动化分析方法,其特征在于包括:对仿真库文件进行抽象处理;根据抽象处理结果获取门级网表设计结构;对门级网表设计结构中的门级网表时钟树、复位树进行提取;依据提取结果进行跨时钟域行为分析;将分析结果与常用跨时钟域的故障模式、同步化模式信息进行匹配,获得设计的违规信息,对违规设计信息进行显示。2.根据权利要求1所述的一种门级网表跨时钟域自动化分析方法,其特征在于:抽象处理的具体步骤如下:加载可编程逻辑设计门级网表所设计器件的仿真库文件,分别针对Verilog、VHDL仿真库进行语言解析,将相应解析结果存入符号表,供后续跨时钟域自动化分析使用;根据仿真库文件描述,提取出仿真库文件中对应各模块属性,针对寄存器驱动时钟、复位信号、使能信号、输出输入端口,根据逻辑组合进行确认,抽象处理仿真库中的基本元器件管脚;根据基本元器件功能进行分类,存储基本元器件信息,通过语句特点识别基本元器件的设计端口,将输入端口、输出端口存入输入输出端口列表,根据层次结构对基本元器件进行标识,并通过基本元器件标识名称识别器件类型,提取寄存并存入寄存器列表,同时提取基本元器件中的逻辑组合器件存入逻辑连接列表,识别寄存器列表及逻辑连接列表外的器件,识别其他器件类型并将识别结果按照端口、寄存器、逻辑分类存入至对应列表中。3.根据权利要求2所述的一种门级网表跨时钟域自动化分析方法,其特征在于:获取门级网表设计结构的具体步骤如下:针对Verilog设计文件进行筛选,防止错误文件输入,对Verilog设计文件进行语法分析,建立模块映射模型,对Verilog设计文件中连接方式的表述进行确认,根据Verilog设计文件解析结果建立模块连接模型,用于表述端口与器件、器件与器件间的连接关系。4.根据权利要求3所述的一种门级网表跨时钟域自动化分析方法,其特征在于:通过门级网表时钟树和复位树推断模块对门级网表的时钟树进行推断的具体步骤如下:根据Verilog程序分析模块、仿真库自动抽象模块输出的数据结果,通过门级网表时钟树和复位树推断模块针对时钟树进行推断,遍历所有寄存器、锁存器的时钟管脚,应用存储的逻辑连接关系,追溯任意管脚能够连接的最末端,针对任意寄存器输入时钟管脚,通过查询连接表的方式,获取时钟输入相关路径,直至到达相关的输入端口或者寄存器输出端口为止;判定任意管脚末端信号的性质,若该管脚的终端为设计外部接口则该接口为一个时钟域的输入;若该终端为寄存器的输出端,追溯该寄存器的输入时钟;若该终端为半锁存器,舍弃该时钟路径;将该终端的时钟域按照端口名称索引形成列表。5.根据权利要求4所述的一种门级网表跨时钟域自动化分析方法,其特征在于:通过门级网表时钟树和复位树推断模块对门级网表的复位树进行推断的具体步骤如下:
遍历所有寄存器及锁存器的复位管脚,通过存储的逻辑连接关系列表,追溯任意管脚能够连接到的最末端,通过查询连接表的方式,获取时钟输入相关路径,直至到达相关的输入端口或者寄存器输出端口为止;判定末端信号的性质,若该终端为设计外部接口则认为该接口为一个复位信号控制的输入;若该终端为寄存器的输出端,追溯该寄存器的输入复位;若该终端为半锁存器,舍弃该复位路径;将该终端的复位信号影响域按照端口名称索引形成列表。6.根据权利要求5所述的一种门级网表跨时钟域自动化分析方法,其特征在于:使用跨时钟域特征识别模块对跨时钟域行为进行分析的具体方法为:利用时钟树和复位树推断模块输出的数据,使用跨时钟域特征识别模块对跨时钟域行为进行分析,分析时钟域信号交叉,推断出寄存器所在时钟域与输入信号时钟域不相同的寄存器,以该寄存器的输入为初步预判的跨时钟域路径;识别跨时钟域路径存在组合逻辑、第一级同步化器之后存在组合逻辑、跨时钟路径进行了正确优化处理后的特征电路;记录检索特征电路路径,将违规路径进行存储。7.根据权利要求6所述的一种门级网表跨时钟域自动化分析方法,其特征在于:所述特征电路具体为:包括二级同步化电路、跨时钟域电路路径、跨时钟域同步化寄存器间路径组合逻辑电路,其中:所述二级同步化电路包括3个...

【专利技术属性】
技术研发人员:孙宇明曾霞江云松于志杰李铀王宏伟唐柳朱倩尤静姚春月童宗挺赵欢田甜
申请(专利权)人:北京轩宇信息技术有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1