电子雷管延时控制电路制造技术

本发明专利技术公开了一种电子雷管延时控制电路，包括电子雷管芯片，电子雷管芯片的第一输出引脚与第一二极管相连，第一二极管还与第二电容的一端及电子雷管芯片的CAP引脚相连；电子雷管芯片的第二输出引脚与第二二极管和第三二极管相连，第二二极管还与第三电容相连，第三电容还与电子雷管芯片的第一检测引脚相连；第四二极管的两端分别与第三二极管和电子雷管芯片的CAP引脚相连；第四电容的一端设于第三二极管和第四二极管之间；MOS管的栅极与电子雷管芯片的火线引脚相连，漏极与电子雷管芯片的第二检测引脚相连，源极接地；第四电阻设于电子雷管芯片的第一检测引脚和第二检测引脚之间。本发明专利技术能够提高电子雷管的延时控制精度，避免误起爆现象发生。避免误起爆现象发生。避免误起爆现象发生。

【技术实现步骤摘要】
电子雷管延时控制电路


[0001]本专利技术属于电子雷管的
，具体涉及一种电子雷管延时控制电路。

技术介绍

[0002]现代爆破技术正在向着精细化、科学化和数字化的方向发展，高精度电子雷管作为新一代爆破器材的开发应用，既是爆破技术进步的需要，又能促进爆破理论的发展。电子雷管，又称数码电子雷管、数码雷管或工业数码电子雷管，即采用电子控制模块对起爆过程进行控制的电子雷管。电子雷管上通常会连接有延时模块，用于对电子雷管的引爆时间进行控制，如何合理地确定延时间隔是取得良好爆破效果的核心问题。

技术实现思路

[0003]针对上述问题，本专利技术提出一种电子雷管延时控制电路，能够提高电子雷管的延时控制精度，避免误起爆现象的发生。
[0004]为了实现上述技术目的，达到上述技术效果，本专利技术通过以下技术方案实现：一种电子雷管延时控制电路，包括电子雷管芯片、第一输入线路、第二输入线路、第一二极管、第二电容、第三电容、第四电容、第二二极管、第三二极管、第四二极管、MOS管和第四电阻；所述第一输入线路和第二输入线路分别与所述电子雷管芯片上对应的输入引脚相连；所述电子雷管芯片的第一输出引脚与所述第一二极管的阳极相连，所述第一二极管的阴极分别与所述第二电容的一端及电子雷管芯片的CAP引脚相连；所述第二电容的另一端接地；所述电子雷管芯片的第二输出引脚分别与第二二极管和第三二极管的阳极相连；所述第三电容的一端分别与所述第二二极管的阴极和电子雷管芯片的第一检测引脚相连，另一端接地；所述第四二极管的阳极与第三二极管的阴极相连，其阴极与电子雷管芯片的CAP引脚相连；所述第四电容的一端设于所述第三二极管和第四二极管之间，另一端接地；所述MOS管的栅极与电子雷管芯片的火线引脚相连，漏极与电子雷管芯片的第二检测引脚相连，源极接地；所述第四电阻设于所述电子雷管芯片的第一检测引脚和第二检测引脚之间。
[0005]可选地，所述电子雷管延时控制电路还包括双向稳压管，所述双向稳压管连接在所述第一输入线路和第二输入线路之间。
[0006]可选地，所述电子雷管延时控制电路还包括第五电容，所述第五工作电容的一端与电子雷管芯片的CAP引脚相连，另一端接地，其容值10nf。
[0007]可选地，所述电子雷管延时控制电路还包括第一电容，所述第一电容的两端分别
与述电子雷管芯片的VREG引脚和地相连，所述第一电容的容值为1uf。
[0008]可选地，所述电子雷管延时控制电路还包括第一电阻和第二电阻；所述第一电阻和第二电阻分别与所述电子雷管芯片上对应的输入引脚相连，所述第一电阻和第二电阻的阻值均为2kΩ。
[0009]可选地，所述第一电阻和第二电阻之间设有第六电容，其容值为10pf。
[0010]可选地，所述电子雷管延时控制电路还包括第三电阻，所述第三电阻分别与所述电子雷管芯片的第二输出引脚、第二二极管的阳极和第三二极管的阳极相连。
[0011]可选地，所述第二电容为工作电容，其容值为4.7uf。
[0012]可选地，所述第三电容为起爆电容，其容值为33uf。
[0013]可选地，所述第四电容为工作电容，其容值为22uf。
[0014]与现有技术相比，本专利技术的有益效果：本专利技术提出的电子雷管延时控制电路用于实现为电子雷管芯片供电，稳定电子雷管芯片的输入电压及电子雷管芯片内部工作电源，以及稳定电子雷管芯片的通讯功能，能够提高电子雷管的延时控制精度，避免误起爆现象发生。
附图说明
[0015]为了使本专利技术的内容更容易被清楚地理解，下面根据具体实施例并结合附图，对本专利技术作进一步详细的说明，其中：图1为本专利技术一种实施例的电子雷管延时控制电路的电路图。
具体实施方式
[0016]为了使本专利技术的目的、技术方案及优点更加清楚明白，以下结合实施例，对本专利技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本专利技术，并不用于限定本专利技术的保护范围。
[0017]下面结合附图对本专利技术的应用原理作详细的描述。
[0018]如图1所示，本专利技术中提供了一种电子雷管延时控制电路，包括电子雷管芯片U1、第一输入线路LINEA、第二输入线路LINEB、第一二极管D1、第二电容C2、第三电容C3、第四电容C4、第二二极管D2、第三二极管D3、第四二极管D4、MOS管和第四电阻R4；在实际应用过程中，所述第四电阻R4为桥丝；所述第一输入线路LINEA和第二输入线路LINEB分别与所述电子雷管芯片U1上对应的输入引脚（见U1的4脚和5脚）相连；所述电子雷管芯片U1的第一输出引脚（见U1的引脚2）与所述第一二极管D1的阳极相连，所述第一二极管D1的阴极分别与所述第二电容C2的一端及电子雷管芯片U1的CAP引脚（见U1的引脚3）相连，实现为第二电容C2充电；所述第二电容C2的另一端均接地；在实际应用过程中，所述第二电容C2的容值可以设置为4.7uf，起储能供电作用。电容容量减少至4.7uf可实现降低整体模组负载。效果体现在400发模组并联在一起，由控制器供电时，整体负载降低，对控制器的驱动能力要求就没那么高，可以更轻松地负载雷管网络，并且也防止由于供电能力不足导致芯片没复位进入到正常的工作逻辑中。
[0019]所述电子雷管芯片U1的第二输出引脚（见U1的引脚6）分别与第二二极管D2和第三
二极管D3的阳极相连，在具体实施过程中，所述电子雷管延时控制电路还包括第三电阻R3，所述第三电阻R3分别与所述电子雷管芯片U1的第二输出引脚、第二二极管D2的阳极和第三二极管D3的阳极相连，所述第三电容C3的一端分别与所述第二二极管D2的阴极和电子雷管芯片U1的其中一个检测引脚相连（见U1的引脚7）；所述第三电容C3的另一端接地，所述第四二极管D4的阳极与第三二极管D3的阴极相连，其阴极与电子雷管芯片U1的CAP引脚相连；所述第四电容C4的一端设于所述第三二极管D3和第四二极管D4之间，另一端接地，实现第四电容C4和第三电容C3的充电，第四电容C4给电子雷管芯片U1供电；在实际使用过程中，所述第四电容C4为工作电容，容值为22uF，所述第三电容C3为起爆电容，容值为33uF，用于给第四电阻R4充能发火；所述第二电容C2和第四电容C4给电子雷管芯片U1供电的时间段是不一样的，第二电容C2是一直给电子雷管芯片U1供电，第四电容C4是在总线上高压以后才给电子雷管芯片U1供电。本专利技术中所述的第四电容C4的作用是第二电容C2相同，均用于为电子雷管芯片U1供电。本专利技术用到了分时供电的思想。在电子雷管芯片U1上电的时候用容量低的电容，降低控制器负载。当整个系统进入到为起爆电容C3供电，准备起爆的时候。同时为第四电容C4充电，增加对电子雷管芯片U1的供电。在起爆延时的时候，延长电子雷管芯片U1的工作时间，使能够实现大秒量倒计时。
[0020]所述MOS管的栅极（见U3的5管脚）与电子雷管芯片U1的火线引脚（见U1的FIRE引脚）相连，漏极与电子雷管芯片U1的第二检测引脚（见U1的10引脚）相连，源极接本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电子雷管延时控制电路，其特征在于：包括电子雷管芯片、第一输入线路、第二输入线路、第一二极管、第二电容、第三电容、第四电容、第二二极管、第三二极管、第四二极管、MOS管和第四电阻；所述第一输入线路和第二输入线路分别与所述电子雷管芯片上对应的输入引脚相连；所述电子雷管芯片的第一输出引脚与所述第一二极管的阳极相连，所述第一二极管的阴极分别与所述第二电容的一端及电子雷管芯片的CAP引脚相连；所述第二电容的另一端接地；所述电子雷管芯片的第二输出引脚分别与第二二极管和第三二极管的阳极相连；所述第三电容的一端分别与所述第二二极管的阴极和电子雷管芯片的第一检测引脚相连，另一端接地；所述第四二极管的阳极与第三二极管的阴极相连，其阴极与电子雷管芯片的CAP引脚相连；所述第四电容的一端设于所述第三二极管和第四二极管之间，另一端接地；所述MOS管的栅极与电子雷管芯片的火线引脚相连，漏极与电子雷管芯片的第二检测引脚相连，源极接地；所述第四电阻设于所述电子雷管芯片的第一检测引脚和第二检测引脚之间。2.根据权利要求1所述的一种电子雷管延时控制电路，其特征在于：所述电子雷管延时控制电路还包括双向稳压管，所述双向稳压管连接在所述第一输入线路和第二输入线路之间。3.根据权利要求1所述的一种电子雷管延时控制电路，其特征在于：所述电子雷管延时控制电路还包括...

【专利技术属性】
技术研发人员：王超，石宇轩，罗继峰，金仲文，雷晶龙，魏铭，
申请(专利权)人：上海鲲程电子科技有限公司，
类型：发明
国别省市：