电路板制造技术

根据实施例的印刷电路板包括：绝缘层；电路图案，其被布置在绝缘层的顶表面上；第一阻焊剂，其被布置在绝缘层的顶表面上并且具有比电路图案的高度小的高度；以及第二阻焊剂，其被布置在第一阻焊剂的顶表面上并且包括第一部分和第二部分，该第一部分具有的顶表面低于电路图案的顶表面，该第二部分具有的顶表面高于电路图案的顶表面，其中电路图案包括：多个第一电路图案，其被布置在绝缘层的第一区域的顶表面上；以及多个第二电路图案，其被布置在绝缘层的第二区域的顶表面上，第二阻焊剂的第一部分具有比第一电路图案的顶表面低的顶表面并且被布置在多个第一电路图案之间，并且第二阻焊剂的第二部分具有比多个第二电路图案之间的第二电路图案的顶表面高的顶表面并且被布置成覆盖多个第二电路图案。被布置成覆盖多个第二电路图案。被布置成覆盖多个第二电路图案。

【技术实现步骤摘要】
【国外来华专利技术】电路板


[0001]实施例涉及一种电路板，并且更具体地，涉及一种可以通过使用阻焊剂来支撑最外层的电路图案的电路板。

技术介绍

[0002]随着电子部件的小型化、轻量化和集成化的加速，电路的线宽正在变得更小。特别地，随着半导体芯片的设计规则以纳米级集成，封装基板或安装有半导体芯片的电路板的电路线宽减小到几微米或更小。
[0003]为了增加电路板的电路集成度，即，已经提出了各种方法以使电路线宽小型化。为了防止在镀铜后形成图案的蚀刻步骤中的电路线宽的损耗，已经提出了半加成工艺(SAP)方法和改进的半加成工艺(MSAP)。
[0004]此后，在本领域中已经使用了将铜箔埋入绝缘层中以实现更精细的电路图案的嵌入式迹线基板(以下称为“ETS”)方法。ETS方法是通过将铜箔电路嵌入绝缘层中来制造的，而不是通过在绝缘层的表面上形成铜箔电路来制造的。因此，不存在由于蚀刻而造成的电路损耗，因此有利于细化电路间距。
[0005]同时，最近，正在努力开发改进的第五代(5G)通信系统或前5G通信系统以满足对无线数据业务的需求。在此，5G通信系统使用超高频(mm波)带(亚6千兆字节(6GHz)、28千兆字节(28GHz)、38千兆字节(38GHz)或更高频率)以实现高数据速率。
[0006]并且，为了减轻无线电波在甚高频带的路径损耗并增加无线电波的传播距离，在5G通信系统中正在开发聚合技术，诸如波束赋形、大规模MIMO和阵列天线。考虑到这些频带可以由不同波长的数百个有源天线组成，天线系统变得相对较大。
[0007]由于这些天线和AP模块被图案化或安装在电路板上，所以电路板的低损耗非常重要。这意味着构成有源天线系统的几个基板(即，天线基板、天线馈送基板、收发器基板和基带基板)必须集成到一个紧凑的单元中。
[0008]并且，如上文描述的应用于5G通信系统的电路板以轻薄紧凑的趋势制造，因此，电路图案越来越精细。
[0009]然而，包括精细电路图案的传统电路板具有最外电路图案在绝缘层上突出的结构，并且因此，存在最外电路图案容易塌陷的问题。

技术实现思路

[0010]【技术问题】
[0011]实施例提供了一种具有新颖结构的电路板以及一种制造该电路板的方法。
[0012]此外，实施例提供了这样一种电路板以及一种制造该电路板的方法，该电路板能够通过提供包括能够支撑布置在最外部分处的电路图案的阻焊剂的结构来提高可靠性。
[0013]此外，实施例提供了这样一种电路板以及一种制造该电路板的方法，该电路板能够提供包括阻焊剂的结构，该阻焊剂能够支撑布置在最外部分处的电路图案中的SR暴露区
域中的电路图案。
[0014]此外，实施例提供了这样一种电路板以及一种制造该电路板的方法，该电路板能够通过在形成用于支撑布置在最外部分处的电路图案的阻焊剂时以多层形式形成阻焊剂来使电路板翘曲的发生最小化。
[0015]此外，实施例提供了这样一种电路板以及一种制造该电路板的方法，该电路板能够通过在形成多层阻焊剂时包括具有不同材料特性的多个阻焊剂来提高基板的可靠性。
[0016]此外，实施例提供了这样一种电路板以及一种制造该电路板的方法，该电路板能够通过移除穿过阻焊剂的表面暴露的填料来解决可能由填料引起的可靠性问题。
[0017]实施例所要解决的技术问题不限于以上提及的技术问题，并且本专利技术所属领域的普通技术人员通过以下描述将清楚地理解未提及的另一技术问题。
[0018]【技术解决方案】
[0019]根据实施例的电路板包括：绝缘层；电路图案，所述电路图案被布置在所述绝缘层的上表面上；第一阻焊剂，所述第一阻焊剂被布置在所述绝缘层的上表面上并且具有比所述电路图案的高度小的高度；以及第二阻焊剂，所述第二阻焊剂被布置在所述第一阻焊剂的上表面上并且包括第一部分和第二部分，所述第一部分具有比所述电路图案的上表面低的上表面，所述第二部分具有比所述电路图案的上表面高的上表面，其中所述电路图案包括：多个第一电路图案和多个第二电路图案，所述多个第一电路图案被布置在所述绝缘层的第一区域的上表面上，所述多个第二电路图案被布置在所述绝缘层的第二区域的上表面上；其中，所述第二阻焊剂的所述第一部分被布置在所述多个第一电路图案之间，以具有比所述第一电路图案的上表面低的上表面；以及其中，所述第二阻焊剂的所述第二部分具有比所述第二电路图案的上表面高的上表面，并且被布置成在所述多个第二电路图案之间覆盖所述多个第二电路图案。
[0020]此外，所述第一区域是阻焊剂开放区域，并且所述第二区域是阻焊剂放置区域。
[0021]此外，所述第一阻焊剂的材料特性与所述第二阻焊剂的材料特性不同。
[0022]此外，所述第一阻焊剂的热膨胀系数小于所述第二阻焊剂的热膨胀系数。
[0023]此外，所述第一阻焊剂中的填料含量大于所述第二阻焊剂中的填料含量。
[0024]此外，所述第一阻焊剂中的填料含量为50wt％至65wt％，并且所述第二阻焊剂中的填料含量为20wt％至35wt％。
[0025]此外，所述第一阻焊剂的上表面的高度满足所述第一电路图案的上表面的高度的30％至50％。
[0026]此外，所述第二阻焊剂的第一部分的上表面的高度满足所述第一电路图案的上表面的高度的70％至90％。
[0027]此外，所述绝缘层包括多个绝缘层，并且所述第一电路图案和所述第二电路图案被布置成在所述多个绝缘层中的最外绝缘层的上表面上突出。
[0028]此外，所述电路板还包括底漆层(primer layer)，所述底漆层被布置在所述绝缘层的上表面与所述第一阻焊剂、所述第一电路图案和所述第二电路图案之间。
[0029]此外，所述第一电路图案包括迹线和焊盘，并且所述迹线具有10μm或更小的线宽和10μm或更小的间隔并且被布置在所述第一区域的上表面上。
[0030]另一方面，根据实施例的电路板的制造方法包括：制造内层基板；在内层基板上形
成最上方绝缘层，底漆层被布置在该最上方绝缘层的上表面上，在最上方绝缘层的底漆层上形成电路图案，在底漆层上形成覆盖电路图案的第一阻焊剂层；对第一阻焊剂层进行曝光和显影，以形成具有比电路图案的高度小的高度的第一阻焊剂；在第一阻焊剂上形成第二阻焊剂层；对第二阻焊剂层进行部分曝光和显影，以形成第二阻焊剂；其中，形成第二阻焊剂包括形成包括第一部分和第二部分的第二阻焊剂，该第一部分被布置在第一阻焊剂的上表面上并且具有比电路图案的上表面低的上表面，该第二部分具有比电路图案的上表面高的上表面，以及其中第一部分被布置在最上方绝缘层的上部区域的阻焊剂开放区域上。
[0031]此外，第一阻焊剂层的材料特性与第二阻焊剂层的材料特性不同。
[0032]此外，第一阻焊剂层的热膨胀系数小于第二阻焊剂层的热膨胀系数。
[0033]此外，第一阻焊剂层中的填料含量大于第二阻焊剂层中的填料含量。
[0034]此外，第一阻焊剂层中的填料含本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种电路板，包括：绝缘层；电路图案，所述电路图案被布置在所述绝缘层的上表面上；第一阻焊剂，所述第一阻焊剂被布置在所述绝缘层的上表面上并且具有比所述电路图案的高度小的高度；以及第二阻焊剂，所述第二阻焊剂被布置在所述第一阻焊剂的上表面上并且包括第一部分和第二部分，所述第一部分具有比所述电路图案的上表面低的上表面，所述第二部分具有比所述电路图案的上表面高的上表面，其中，所述电路图案包括：多个第一电路图案，所述多个第一电路图案被布置在所述绝缘层的第一区域的上表面上，以及多个第二电路图案，所述多个第二电路图案被布置在所述绝缘层的第二区域的上表面上；其中，所述第二阻焊剂的所述第一部分被布置在所述多个第一电路图案之间，以具有比所述第一电路图案的上表面低的上表面；以及其中，所述第二阻焊剂的所述第二部分具有比所述第二电路图案的上表面高的上表面，并且被布置成在所述多个第二电路图案之间覆盖所述多个第二电路图案。2.根据权利要求1所述的电路板，其中，所述第一区域是阻焊剂开放区域，以及其中，所述第二区域是阻焊剂放置区域。3.根据权利要求1所述的电路板，其中，所述第一...

【专利技术属性】
技术研发人员：全容汉，李镇硕，金泰基，
申请(专利权)人：LG伊诺特有限公司，
类型：发明
国别省市：