一种实现第二次交织的方法和系统及一种随机存取内存技术方案

本发明专利技术公开了一种实现第二次交织的方法和系统。该系统包括：写控制单元、随机存取内存（ＲＡＭ）和读控制单元。该方法基于一种ＲＡＭ和移位寄存器实现，其中，ＲＡＭ的宽度根据连续输出的有效数据的比特数目确定，深度为物理信道最大数据承载能力除以其宽度；将未处理的对应于一次写操作处理对象的数据写入移位寄存器中；将移位后的数据写入ＲＡＭ中当前未写入数据的最小地址中；按照ＲＡＭ中地址从最小到最大依次读取的方式，一次读取ＲＡＭ一个地址中的数据并根据所要求连续输出的有效比特数据的个数取出其中的有效比特数据输出。本发明专利技术能够在每个系统周期均有数据输入以及一个无线帧数据存在压缩情况时实现第二次交织。

【技术实现步骤摘要】

本专利技术涉及网络通信技术，特别是涉及一种实现第二次交织的方法和系统及一种随机存取内存(RAM)。
技术介绍
在网络通信中，为了在无线传输链路上提供传输服务，在下行信道上通常会对数据流进行编码。其中，一种较为常用的信道编码方案为第二次交织。目前，第二次交织通过一个行列交互排列的模块交叉来实现。输入到第二次交织的符号数据symbol，如up1，up2，up3，...，upU，被按行写入到如下R2×C2的正交矩阵中：up1up2up3...up30up31up32up33...up60...............up,((R2-1)30+1)up,((R2-1)30+2)up,((R2-1)30+3)...up,(R230)]]>在上述R2×C2的正交矩阵中，列数C2固定为30，从左到右的列编号依次为0，1，2，...，29；而行数R2是满足不等式U≤R2C2的最小整数，其中，U是在一个无线帧中的物理信道上的比特数。在现有技术中，实现第二次交织的过程包括：对于接收到的上述R2×C2正交矩阵中的数据，首先对其进行列置换；然后根据按行写的规则，计算R2×C2正交矩阵中当前一个比特数据的输出地址，并根据所计算出的输出地址，将该比特数据写入RAM中，重复执行，直至将R2×C2正交矩阵中的所有比特数据均写入RAM中；当需要读取RAM中的数据时，从RAM中顺序读出所写入的数据，并输出。由以上描述可以看出，在现有技术中，是以一个比特数据为一次写操作的处理对象，即一次写入操作仅将一个比特的数据写入RAM中。但是，在-->目前，芯片中RAM的位宽通常不为1，其最小位宽通常为4。因此，在每次执行将一个比特数据写入RAM中特定地址的时候，现有技术必须首先将RAM中该特定地址中已有的数据读出来，然后将所读出的数据与当前需写入RAM中的数据进行拼位，最后才能将拼位后的数据写入RAM中的特定地址。由此可见，在将任意一个比特的数据写入RAM中时，现有技术均必须执行读数据、拼位和写数据三个操作，而执行该三个操作需要占用多个系统周期。另外，在现有技术中，每次将数据写入RAM中，均需要计算写入RAM中的地址，因此，进一步增加了写数据过程所占用的系统周期。这样，如果在每个系统周期均有数据输入，那么，现有技术则根本无法实现第二次交织的过程。另外，由于在上述R2×C2的正交矩阵中，列数固定为30，这样，如果输入的一个无线帧数据存在压缩的情况，即输入的数据量不是30的倍数，那么，在上述R2×C2的正交矩阵中，数据将无法写满最后一行，从而无法执行后续的列置换和数据拼位写入RAM中的过程，即无法实现第二次交织的过程。
技术实现思路
有鉴于此，本专利技术的主要目的在于提供一种实现第二次交织的方法和系统，本专利技术的另一目的在于提供一种RAM，以便在输入数据连续的情况下，实现第二次交织过程。为了达到上述目的，本专利技术的技术方案是这样实现的：一种实现第二次交织的方法，该方法基于一种RAM和一种移位寄存器实现，其中，RAM的宽度根据第二次交织后所要求连续输出的有效数据的比特数目确定，其深度为物理信道最大数据承载能力除以该RAM的宽度；移位寄存器的位宽为对应于一次写操作处理对象的比特位数，该方法还包括：A、将R2×C2正交矩阵中未处理的对应于一次写操作处理对象的数据写-->入移位寄存器中；B、对移位寄存器中对应于一次写操作处理对象的数据进行交织；C、将交织后的对应于一次写操作处理对象的数据写入RAM中当前未写入数据的最小地址中；D、重复执行步骤A至步骤C，直至将R2×C2正交矩阵中所有数据均写入RAM中；E、按照RAM中地址从最小到最大依次读取的方式，一次读取RAM一个地址中的数据，根据第二次交织后所要求连续输出的有效比特数据的个数，从一次读取的所有数据中取出有效比特数据输出，重复执行本步骤，直至输出RAM中所有的数据。所述第二次交织后所要求连续输出的有效数据的比特数目为4；所述RAM的宽度为120比特；所述移位寄存器的位宽为120比特；所述未处理的对应于一次写操作处理对象的数据为：R2×C2正交矩阵中当前未处理的前两行数据。所述步骤B包括：根据列间置换模式，对所述120比特位宽的移位寄存器中前30个符号数据和后30个符号数据分别进行交织；在步骤C中，所述将交织后的对应于一次写操作处理对象的数据写入RAM中当前未写入数据的最小地址中的步骤包括：首先将所述前30个符号数据交织后的第一个符号数据和所述后30个符号数据交织后的第一个符号数据依次写入RAM中当前未写入数据的最小地址中，然后，将所述前30个符号数据交织后的第二个符号数据和所述后30个符号数据交织后的第二个符号数据依次写入RAM中当前未写入数据的最小地址中，依此类推，直至将所述前30个符号数据交织后的最后一个符号数据和所述后30个符号数据交织后的最后一个符号数据依次写入RAM中当前未写入数据的最小地址中。所述第二次交织后所要求连续输出的有效数据的比特数目为2；-->所述RAM的宽度为60比特；所述移位寄存器的位宽为60比特；所述未处理的对应于一次写操作处理对象的数据为：R2×C2正交矩阵中当前未处理的第一行数据。所述移位寄存器的个数为2；在步骤A中，所述移位寄存器为上次未被写入对应于一次写操作处理对象数据的移位寄存器。在步骤A中，在执行将数据写入移位寄存器中之前，进一步包括：将所述移位寄存器初始化为无效2比特数据。所述第二次交织后所要求连续输出的有效数据的比特数目为4；在步骤E中，所述从一次读取的所有数据中取出数据并输出的步骤包括：E11、从一次读取的所有数据中取出前4个比特数据；E12、判断所取的4个比特数据中是否不包括无效2比特数据，如果不包括，则执行步骤E13，如果包括两个无效2比特数据，则执行步骤E14，如果仅包括一个无效2比特数据，则执行步骤E15；E13、直接输出该4个比特数据，结束当前流程；E14、直接丢弃该4个比特数据，结束当前流程；E15、在所读取的4个比特数据中，丢弃其中一个无效2比特数据；E16、判断当前是否存在之前缓存的2比特有效数据，如果存在，则将之前缓存的2比特有效数据与当前所读取的4个比特数据中的2比特的有效数据拼位成一个4比特有效数据后输出，如果不存在，则缓存所读取4个比特数据中的2比特有效数据。所述第二次交织后所要求连续输出的有效数据的比特数目为2；在步骤E中，所述从一次读取的所有数据中取出数据并输出的步骤包括：E21、从一次读取的所有数据中取出前2个比特数据；-->E22、判断所取的2个比特数据是否为无效2比特数据，如果是，则执行步骤E23，否则，执行步骤E24；E23、直接丢弃所取出的数据，结束当前流程；E24、直接输出所取出的数据。一种实现第二次交织的系统，该系统包括：写控制单元、RAM以及读控制单元，写控制单元中包括移位寄存器子单元和写处理子单元，移位寄存器子单元中包括至少一个移位寄存器，其中，RAM的宽度根据第二次交织后所要求连续输出的有效数据的比特数目来确定，其深度为物理信道最大数据承载能力除以该RAM的宽度；移位寄存器的位宽为对应于一次写操作处理对象的比特位数，并且，写处理子单元，用于将R2×C2正交矩阵中未处理的对应于一次写操作处理对象的数据写入移位寄存器中本文档来自技高网...

【技术保护点】
一种实现第二次交织的方法，其特征在于，该方法基于一种随机存取内存ＲＡＭ和一种移位寄存器实现，其中，ＲＡＭ的宽度根据第二次交织后所要求连续输出的有效数据的比特数目确定，其深度为物理信道最大数据承载能力除以该ＲＡＭ的宽度；移位寄存器的位宽为对应于一次写操作处理对象的比特位数，该方法还包括：Ａ、将Ｒ↓［２］×Ｃ↓［２］正交矩阵中未处理的对应于一次写操作处理对象的数据写入移位寄存器中；Ｂ、对移位寄存器中对应于一次写操作处理对象的数据进行交织；Ｃ、将交织后的对应 于一次写操作处理对象的数据写入ＲＡＭ中当前未写入数据的最小地址中；Ｄ、重复执行步骤Ａ至步骤Ｃ，直至将Ｒ↓［２］×Ｃ↓［２］正交矩阵中所有数据均写入ＲＡＭ中；Ｅ、按照ＲＡＭ中地址从最小到最大依次读取的方式，一次读取ＲＡＭ一个地 址中的数据，根据第二次交织后所要求连续输出的有效比特数据的个数，从一次读取的所有数据中取出有效比特数据输出，重复执行本步骤，直至输出ＲＡＭ中所有的数据。

【技术特征摘要】
1、一种实现第二次交织的方法，其特征在于，该方法基于一种随机存取内存RAM和一种移位寄存器实现，其中，RAM的宽度根据第二次交织后所要求连续输出的有效数据的比特数目确定，其深度为物理信道最大数据承载能力除以该RAM的宽度；移位寄存器的位宽为对应于一次写操作处理对象的比特位数，该方法还包括：A、将R2×C2正交矩阵中未处理的对应于一次写操作处理对象的数据写入移位寄存器中；B、对移位寄存器中对应于一次写操作处理对象的数据进行交织；C、将交织后的对应于一次写操作处理对象的数据写入RAM中当前未写入数据的最小地址中；D、重复执行步骤A至步骤C，直至将R2×C2正交矩阵中所有数据均写入RAM中；E、按照RAM中地址从最小到最大依次读取的方式，一次读取RAM一个地址中的数据，根据第二次交织后所要求连续输出的有效比特数据的个数，从一次读取的所有数据中取出有效比特数据输出，重复执行本步骤，直至输出RAM中所有的数据。2、根据权利要求1所述的方法，其特征在于，所述第二次交织后所要求连续输出的有效数据的比特数目为4；所述RAM的宽度为120比特；所述移位寄存器的位宽为120比特；所述未处理的对应于一次写操作处理对象的数据为：R2×C2正交矩阵中当前未处理的前两行数据。3、根据权利要求2所述的方法，其特征在于，所述步骤B包括：根据列间置换模式，对所述120比特位宽的移位寄存器中前30个符号数据和后30个符号数据分别进行交织；在步骤C中，所述将交织后的对应于一次写操作处理对象的数据写入RAM中当前未写入数据的最小地址中的步骤包括：首先将所述前30个符号数据交织后的第一个符号数据和所述后30个符号数据交织后的第一个符号数据依次写入RAM中当前未写入数据的最小地址中，然后，将所述前30个符号数据交织后的第二个符号数据和所述后30个符号数据交织后的第二个符号数据依次写入RAM中当前未写入数据的最小地址中，依此类推，直至将所述前30个符号数据交织后的最后一个符号数据和所述后30个符号数据交织后的最后一个符号数据依次写入RAM中当前未写入数据的最小地址中。4、根据权利要求1所述的方法，其特征在于，所述第二次交织后所要求连续输出的有效数据的比特数目为2；所述RAM的宽度为60比特；所述移位寄存器的位宽为60比特；所述未处理的对应于一次写操作处理对象的数据为：R2×C2正交矩阵中当前未处理的第一行数据。5、根据权利要求1至4中任意一项所述的方法，其特征在于，所述移位寄存器的个数为2；在步骤A中，所述移位寄存器为上次未被写入对应于一次写操作处理对象数据的移位寄存器。6、根据权利要求1所述的方法，其特征在于，在步骤A中，在执行将数据写入移位寄存器中之前，进一步包括：将所述移位寄存器初始化为无效2比特数据。7、根据权利要求6所述的方法，其特征在于，所述第二次交织后所要求连续输出的有效数据的比特数目为4；在步骤E中，所述从一次读取的所有数据中取出数据并输出的步骤包括：E11、从一次读取的所有数据中取出前4个比特数据；E12、判断所取的4个比特数据中是否不包括无效2比特数据，如果不包括，则执行步骤E13，如果包括两个无效2比特数据，则执行步骤E14，如果仅包括一个无效2比特数据，则执行步骤E15；E13、直接输出该4个比特数据，结束当前流程；E14、直接丢弃该4个比特数据，结束当前流程；E15、在所读取的4个比特数据中，丢弃其中一个无效2比特数据；E16、判断当前是否存在之前缓存的2比特有效数据，如果存在，则将之前缓存的2比...

【专利技术属性】
技术研发人员：王小璐，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：94[中国|深圳]