阵列基板及阵列基板的制作方法技术

本申请实施例提供的阵列基板及阵列基板的制作方法中，包括衬底、有源层以及源漏极层；其中，有源层采用结晶氧化物半导体材料形成。另外，有源层包括沟道区和位于沟道区两侧的导电区，且导电区含有掺杂粒子，从而形成特定结构的结晶氧化物半导体薄膜晶体管器件，可以很大程度上提升阵列基板的迁移率并增加驱动特性,还可以提升阵列基板的稳定性。因此，采用本申请实施例提供的阵列基板，可以在提升器件迁移率的基础上保证器件的稳定性。移率的基础上保证器件的稳定性。移率的基础上保证器件的稳定性。

【技术实现步骤摘要】
阵列基板及阵列基板的制作方法


[0001]本申请涉及显示
，具体涉及一种阵列基板及阵列基板的制作方法。

技术介绍

[0002]目前，半导体材料已经被广泛应用于半导体显示领域中。相比于非晶硅材料而言，氧化物半导体具备高的迁移率和低的漏点流特性。其中，现阶段常用的氧化物半导体材料均为非晶特性。
[0003]其中，相比于低温多晶硅而言，虽然具备较好均匀性的非晶氧化物半导体，的迁移率相对较低，但是还无法满足高品质显示面板的驱动需求。具体地，为进一步提高显示面板品质，需要提高驱动电路的驱动电流能力以及缩少驱动电路尺寸，而采用传统的非晶氧化物半导体材料会由于迁移率不够低而出现器件稳定性降低的问题。
[0004]因此，如何提出一种阵列基板使其具备足够的迁移率而不会出现器件稳定性降低的问题是现有面板厂家需要努力攻克的难关。

技术实现思路

[0005]本申请实施例的目的在于提供一种阵列基板及阵列基板的制作方法，能够解决现有阵列基板中采用传统的非晶氧化物半导体材料会由于迁移率不够低而出现器件稳定性降低的技术问题。
[0006]本申请实施例提供一种阵列基板，包括：
[0007]衬底，所述衬底包括相对设置的第一面和第二面；
[0008]有源层，所述有源层设置在所述第一面上，所述有源层的材料为结晶氧化物半导体，所述有源层包括沟道区以及位于所述沟道区两侧的导电区，所述导电区内设有掺杂粒子；
[0009]源漏极层，所述源漏极层设置在所述有源层远离所述衬底的一面上，且所述源漏极层与所述导电区连接。
[0010]在本申请所述的阵列基板中，所述结晶氧化物半导体的晶粒大小为10纳米至1000纳米。
[0011]在本申请所述的阵列基板中，所述掺杂粒子包括氢、氦、硼、铝、氮、氟、磷、氩以及硫中的一种或多种的组合。
[0012]在本申请所述的阵列基板中，所述阵列基板还包括绝缘缓冲层以及层间绝缘层，所述绝缘缓冲层位于所述衬底和所述有源层之间，所述层间绝缘层设置在所述有源层远离所述衬底的一面上，且所述层间绝缘层上设有通孔，所述源漏极层经所述通孔与所述有源层连接。
[0013]在本申请所述的阵列基板中，所述阵列基板还包括第一栅极层以及第一栅极绝缘层，所述第一栅极绝缘层位于所述有源层远离所述衬底的一面上，所述第一栅极层位于所述第一栅极绝缘层远离所述衬底的一面上。
[0014]在本申请所述的阵列基板中，所述第一栅极层包括依次层叠设置的第一栅极子层、第二栅极子层以及第三栅极子层，且所述第一栅极子层的材料与第三栅极子层的材料相同。
[0015]在本申请所述的阵列基板中，所述阵列基板还包括第二栅极层以及第二栅极绝缘层，所述第二栅极层以及第二栅极绝缘层位于所述衬底以及所述有源层之间，且所述第二栅极层位于所述第一面上，所述第二栅极绝缘层位于所述第二栅极层远离所述衬底的一面上。
[0016]本申请实施例还提供一种阵列基板的制作方法，所述制作方法包括：
[0017]提供一衬底；
[0018]在所述衬底上形成有源层，所述有源层的材料为结晶氧化物半导体，所述有源层包括沟道区以及位于所述沟道区两侧的导电区，所述导电区内设有掺杂粒子；
[0019]在所述有源层上形成源漏极层，所述源漏极层与所述导电区连接。
[0020]在本申请所述的阵列基板的制作方法中，所述在所述衬底上形成有源层的具体步骤，包括：
[0021]在所述衬底上形成非晶氧化物半导体层；
[0022]对所述非晶氧化物半导体层进行热处理，以形成结晶氧化物半导体层；
[0023]对所述结晶氧化物半导体层进行蚀刻处理，以形成有源层；
[0024]向所述有源层的两端注入掺杂粒子，以形成沟道区以及位于所述沟道区两侧的导电区。
[0025]在本申请所述的阵列基板的制作方法中，所述在所述衬底上形成有源层的具体步骤，包括：
[0026]在所述衬底上直接沉积形成结晶氧化物半导体层；
[0027]对所述结晶氧化物半导体层进行蚀刻处理，以形成有源层；
[0028]向所述有源层的两端注入掺杂粒子，以形成沟道区以及位于所述沟道区两侧的导电区。
[0029]在本申请实施例提供的阵列基板及阵列基板的制作方法中，包括衬底、有源层以及源漏极层；其中，有源层采用结晶氧化物半导体材料形成。另外，有源层包括沟道区和位于沟道区两侧的导电区，且导电区含有掺杂粒子，从而形成特定结构的结晶氧化物半导体薄膜晶体管器件，可以很大程度上提升阵列基板的迁移率并增加驱动特性,还可以提升阵列基板的稳定性。因此，采用本申请实施例提供的阵列基板，可以在提升器件迁移率的基础上保证器件的稳定性。
附图说明
[0030]为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0031]图1为本申请实施例提供的阵列基板的第一种实施方式的结构示意图。
[0032]图2为本申请实施例提供的阵列基板的第二种实施方式的结构示意图。
[0033]图3为本申请实施例提供的阵列基板的第三种实施方式的结构示意图。
[0034]图4为本申请实施例提供的阵列基板的第四种实施方式的结构示意图。
[0035]图5为本申请实施例提供的阵列基板的第五种实施方式的结构示意图。
[0036]图6为本申请实施例提供的阵列基板的第六种实施方式的结构示意图。
[0037]图7为本申请实施例提供的显示面板的制作方法的流程示意图。
[0038]图8为本申请实施例提供的显示面板的制作方法的步骤201对应的显示面板结构示意图。
[0039]图9为本申请实施例提供的显示面板的制作方法的子流程示意图。
[0040]图10为本申请实施例提供的显示面板的制作方法的步骤2021对应的显示面板结构示意图。
[0041]图11为本申请实施例提供的显示面板的制作方法的步骤2023对应的显示面板结构示意图。
[0042]图12为本申请实施例提供的显示面板的制作方法的步骤2024对应的显示面板结构示意图。
[0043]图13为本申请实施例提供的显示面板的制作方法的步骤203对应的显示面板结构示意图。
具体实施方式
[0044]下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
[0045]请参阅图1，图1为本申请实施例提供的阵列基板的第一种实施方式的结构示意图。如图1所示，本申请实施例提供的阵列基板10包括衬底101、有源层102以及源漏极层103。其中本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种阵列基板，其特征在于，包括：衬底，所述衬底包括相对设置的第一面和第二面；有源层，所述有源层设置在所述第一面上，所述有源层的材料为结晶氧化物半导体，所述有源层包括沟道区以及位于所述沟道区两侧的导电区，所述导电区内设有掺杂粒子；源漏极层，所述源漏极层设置在所述有源层远离所述衬底的一面上，且所述源漏极层与所述导电区连接。2.根据权利要求1所述的阵列基板，其特征在于，所述结晶氧化物半导体的晶粒大小为10纳米至1000纳米。3.根据权利要求1所述的阵列基板，其特征在于，所述掺杂粒子包括氢、氦、硼、铝、氮、氟、磷、氩以及硫中的一种或多种的组合。4.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括绝缘缓冲层以及层间绝缘层，所述绝缘缓冲层位于所述衬底和所述有源层之间，所述层间绝缘层设置在所述有源层远离所述衬底的一面上，且所述层间绝缘层上设有通孔，所述源漏极层经所述通孔与所述有源层连接。5.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括第一栅极层以及第一栅极绝缘层，所述第一栅极绝缘层位于所述有源层远离所述衬底的一面上，所述第一栅极层位于所述第一栅极绝缘层远离所述衬底的一面上。6.根据权利要求5所述的阵列基板，其特征在于，所述第一栅极层包括依次层叠设置的第一栅极子层、第二栅极子层以及第三栅极子层，且所述第一栅极子层的材料与第三栅...

【专利技术属性】
技术研发人员：ꢀ七四专利代理机构，
申请(专利权)人：深圳市华星光电半导体显示技术有限公司，
类型：发明
国别省市：