一种具有分压层的抗辐照功率半导体器件制造技术

本发明专利技术公开了一种半导体器件，所述半导体器件在耐压层与底部区之间含有中间层和分压层，所述中间层起到截止电场的作用，所述分压层能在所述半导体器件处于截止态下遭受高能粒子辐照时起到承受外加电压的作用，从而避免所述耐压层的动态雪崩击穿。所述半导体器件具有抗辐照特性和高可靠性。有抗辐照特性和高可靠性。有抗辐照特性和高可靠性。

【技术实现步骤摘要】
一种具有分压层的抗辐照功率半导体器件


[0001]本专利技术属于半导体器件，特别是功率半导体器件。

技术介绍

[0002]功率半导体器件广泛的应用于电能转换。在太空和高海拔环境下应用时，功率半导体器件会遭受宇宙射线的辐照。对于功率半导体器件而言，单粒子失效是一种重要的辐照失效机制。硅功率半导体器件已经在太空和高海拔环境下得到应用，其抗辐照设计具有一定的成熟度，但仍有提升的空间。宽禁带功率半导体器件的单粒子失效问题较为严重。比如，在高于30%的额定击穿电压值的反偏电压下，碳化硅功率半导体器件遭粒子入射时就会发生退化甚至失效。功率半导体器件普遍需要提升抗辐照性能，以满足在辐照环境下的应用。

技术实现思路

[0003]本专利技术的目的在于提供一种抗辐照的功率半导体器件，与普通功率半导体器件相比，本专利技术提供的抗辐照的功率半导体器件可以非常有效的抑制单粒子失效。
[0004]参考图1
‑
7，本专利技术提供一种半导体器件，其元胞结构包括：至少一个顶部区30，至少一个耐压层（20，或21及22），至少一个中间层12和至少一个底部区40，其特征在于，所述顶部区30的底部平面与所述耐压层（20，或21及22）的顶部平面直接接触，所述耐压层（20，或21及22）的底部平面与所述中间层12的顶部平面直接接触，所述中间层12与所述底部区40之间含有至少一个分压层11；所述底部区40的底部平面至少有一部分与第一导体1直接接触，所述顶部区30的顶部平面至少有一部分与第二导体2直接接触；所述耐压层（20，或21及22）由第一导电类型的漂移区20构成或由超结区（21及22）构成，所述超结区（21及22）由水平方向上交替排列的第一导电类型的柱状区21和第二导电类型的柱状区22构成；所述中间层12和所述分压层11的掺杂类型均为第一导电类型；所述顶部区30由第一导电类型的半导体材料和/或第二导电类型的半导体材料构成；所述底部区40由第一导电类型的半导体材料和/或第二导电类型的半导体材料构成；所述分压层11与所述中间层12直接接触或通过一个第一连接区13间接接触，所述分压层11与所述底部区40直接接触或者通过一个第二连接区14间接接触；当所述元胞结构中有两个或两个以上的所述分压层11时，两个相邻的所述分压层11通过一个第三连接区15间接接触；所述第一连接区13、所述第二连接区14和所述第三连接区15的掺杂类型均为第一导电类型；所述第一连接区13、所述第二连接区14和所述第三连接区15的平均掺杂浓度高于所述分压层11的平均掺杂浓度；所述元胞结构中含有至少一个从所述半导体器件的顶部平面深入内部的深槽介质区50或不含有所述深槽介质区50；所述深槽介质区50的深度在从所述耐压层（20，或21及22）的顶部平面至所述底部区40的底部平面之间的范围内。
[0005]参考图6，所述第二导体2从所述深槽介质区50的顶部平面向下深入至所述深槽介
质区50中，形成了场板结构。
[0006]参照图7，所述分压层（11及16）中含有至少一个第四连接区16，所述第四连接区16的顶部平面与所述分压层（11及16）的顶部平面齐平，所述第四连接区16的底部平面与所述分压层（11及16）的底部平面齐平；所述第四连接区16的掺杂类型为第一导电类型，所述第四连接区16的平均掺杂浓度高于所述分压层（11及16）的平均掺杂浓度。
[0007]参考图8，所述中间层12是由一层均匀掺杂的半导体材料或多层均匀掺杂的半导体材料构成；所述第一连接区13、所述第二连接区14和所述第三连接区15由一层均匀掺杂的半导体材料或多层均匀掺杂的半导体材料构成。
[0008]参考图9
‑
13，所述半导体器件中含有PiN二极管元胞和/或肖特基二极管元胞和/或结势垒肖特基二极管元胞和/或混合PiN肖特基二极管元胞；所述底部区40由第一种重掺杂的第一导电类型的半导体区41构成，所述第一导体1与所述第一种重掺杂的第一导电类型的半导体区41直接接触形成欧姆接触并连接至阴极K；在所述PiN二极管元胞中，所述顶部区30由第一种重掺杂的第二导电类型的半导体区31构成，所述第二导体2与所述第一种重掺杂的第二导电类型的半导体区31直接接触形成欧姆接触并连接至阳极A；在所述肖特基二极管元胞中，所述顶部区30有着与所述第一导电类型的漂移区20或所述第一导电类型的柱状区21相同的掺杂类型和掺杂浓度，从而与所述第一导电类型的漂移区20或所述第一导电类型的柱状区21连通为同一个区；所述第二导体2与所述第一导电类型的漂移区20或所述第一导电类型的柱状区21直接接触形成肖特基接触并连接至阳极A；在所述结势垒肖特基二极管元胞和所述混合PiN肖特基势垒二极管元胞中，所述顶部区30由第一种重掺杂的第二导电类型的半导体区31构成，所述第一种重掺杂的第二导电类型的半导体区31被所述第一导电类型的漂移区20或所述第一导电类型的柱状区21隔离为多个区域，所述第二导体2与所述第一导电类型的漂移区20或所述第一导电类型的柱状区21直接接触形成肖特基接触并连接至阳极A，所述第二导体2与所述第一种重掺杂的第二导电类型的半导体区31直接接触形成欧姆接触并连接至阳极A。
[0009]参考图14，所述半导体器件含有双极结型晶体管元胞和/或晶闸管元胞；所述顶部区30由第一种第二导电类型的基区32构成，所述第一种第二导电类型的基区32中含有至少一个第二种重掺杂的第二导电类型的半导体区33，所述第一种第二导电类型的基区32与至少一个第二种重掺杂的第一导电类型的半导体区34直接接触，所述第二导体2与所述第二种重掺杂的第二导电类型的半导体区33直接接触形成欧姆接触并连接至基极B，所述第二种重掺杂的第一导电类型的半导体区34的顶部平面覆盖有第三导体3形成欧姆接触并连接至低电位电极E。
[0010]在所述双极结型晶体管元胞中，所述底部区40由第一种重掺杂的第一导电类型的半导体区41构成，所述第一导体1与所述第一种重掺杂的第一导电类型的半导体区41直接接触形成欧姆接触并连接至高电位电极C；在所述晶闸管元胞中，所述底部区40由第二导电类型的集电区42和第一导电类型的缓冲区43构成，所述第一导电类型的缓冲区43的底部平面与所述第二导电类型的集电区
42的顶部平面直接接触，所述第二导电类型的集电区42的底部平面与所述第一导体1直接接触形成欧姆接触并连接至所述高电位电极C。
[0011]参考图15
‑
18，所述半导体器件含有金属
‑
氧化物
‑
半导体场效应晶体管元胞和/或绝缘栅双极型晶体管元胞；所述顶部区30由第二种第二导电类型的基区35构成，所述第二种第二导电类型的基区35中含有至少一个第三种重掺杂的第二导电类型的半导体区37，所述第二种第二导电类型的基区35与至少一个第三种重掺杂的第一导电类型的半导体区36直接接触，所述第二导体2与所述第三种重掺杂的第二导电类型的半导体区37以及所述第三种重掺杂的第一导电类型的半导体区36均直接接触形成欧姆接触并连接至低电位电极（本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，其元胞结构包括：至少一个顶部区，一个耐压层，一个中间层和一个底部区，其特征在于，所述顶部区的底部平面与所述耐压层的顶部平面直接接触，所述耐压层的底部平面与所述中间层的顶部平面直接接触，所述中间层与所述底部区之间含有至少一个分压层；所述底部区的底部平面至少有一部分与第一导体直接接触，所述顶部区的顶部平面至少有一部分与第二导体直接接触；所述耐压层由第一导电类型的漂移区构成或由超结区构成，所述超结区由水平方向上交替排列的第一导电类型的柱状区和第二导电类型的柱状区构成；所述中间层和所述分压层的掺杂类型均为第一导电类型；所述顶部区由第一导电类型的半导体材料和/或第二导电类型的半导体材料构成；所述底部区由第一导电类型的半导体材料和/或第二导电类型的半导体材料构成；所述分压层与所述中间层直接接触或通过一个第一连接区间接接触，所述分压层与所述底部区直接接触或者通过一个第二连接区间接接触；当所述元胞结构中有两个或两个以上的所述分压层时，两个相邻的所述分压层通过一个第三连接区间接接触；所述第一连接区、所述第二连接区和所述第三连接区的掺杂类型均为第一导电类型；所述第一连接区、所述第二连接区和所述第三连接区的平均掺杂浓度高于所述分压层的平均掺杂浓度；所述元胞结构中含有至少一个从所述半导体器件的顶部平面深入内部的深槽介质区或不含有所述深槽介质区；所述深槽介质区的深度在从所述耐压层的顶部平面至所述底部区的底部平面之间的范围内。2.如权利要求1所述的半导体器件，其特征在于，所述第二导体从所述深槽介质区的顶部平面向下深入至所述深槽介质区中，形成了场板结构。3.如权利要求1所述的半导体器件，其特征在于，所述分压层中含有至少一个第四连接区，所述第四连接区的顶部平面与所述分压层的顶部平面齐平，所述第四连接区的底部平面与所述分压层的底部平面齐平；所述第四连接区的掺杂类型为第一导电类型，所述第四连接区的平均掺杂浓度高于所述分压层的平均掺杂浓度。4.如权利要求1所述的半导体器件，其特征在于，所述中间层是由一层均匀掺杂的半导体材料或多层均匀掺杂的半导体材料构成；所述第一连接区、所述第二连接区和所述第三连接区由一层均匀掺杂的半导体材料或多层均匀掺杂的半导体材料构成。5.如权利要求1所述的半导体器件，其特征在于，所述半导体器件中含有PiN二极管元胞和/或肖特基二极管元胞和/或结势垒肖特基二极管元胞和/或混合PiN肖特基二极管元胞；所述底部区由第一种重掺杂的第一导电类型的半导体区构成，所述第一导体与所述第一种重掺杂的第一导电类型的半导体区直接接触形成欧姆接触并连接至阴极；在所述PiN二极管元胞中，所述顶部区由第一种重掺杂的第二导电类型的半导体区构成，所述第二导体与所述第一种重掺杂的第二导电类型的半导体区直接接触形成欧姆接触并连接至阳极；在所述肖特基二极管元胞中，所述顶部区有着与所述第一导电类型的漂移区或所述第一导电类型的柱状区相同的掺杂类型和掺杂浓度，从而与所述第一导电类型的漂移区或所述第一导电类型的柱状区连通为同一个区；所述第二导体与所述第一导电类型的漂移区或
所述第一导电类型的柱状区直接接触形成肖特基接触并连接至阳极；在所述结势垒肖特基二极管元胞和所述混合PiN肖特基势垒二极管元胞中，所述顶部区由第一种重掺杂的第二导电类型的半导体区构成，所述第一种重掺杂的第二导电类型的半导体区被所述第一导电类型的漂移区或所述第一导电类型的柱状区隔离为多个区域...

【专利技术属性】
技术研发人员：黄铭敏，马瑶，杨治美，
申请(专利权)人：四川大学，
类型：发明
国别省市：