一种片上光偏振测试结构制造技术

本实用新型专利技术涉及光通信技术领域，具体涉及一种片上光偏振测试结构，包括顶层硅SOI晶圆，顶层硅SOI晶圆上制作有多模干涉耦合器、TE模式光栅耦合器和TM模式光栅耦合器；多模干涉耦合器具有入光端口、第一出光端口和第二出光端口，第一出光端口与TE模式光栅耦合器的一端连接，第二出光端口与TM模式光栅耦合器的一端连接。多模干涉耦合器的长度Lmmi、TE偏振光在多模干涉耦合器内的拍长Lpi(TE)、TM偏振光在多模干涉耦合器内的拍长Lpi(TM)满足如下关系式：Lmmi=n*Lpi(TE)=(n

【技术实现步骤摘要】
一种片上光偏振测试结构


[0001]本技术涉及光通信
，具体涉及一种片上光偏振测试结构，用于校准光纤耦合进硅光芯片的光偏振态。

技术介绍

[0002]光纤通信技术具有速度快、带宽大、无干扰、密度高和功耗低等优点，在长距离高速通信中成为主流。光互联技术及光电子集成芯片可以发挥微电子工艺成熟、集成密度高、高良率和低成本等优势。而硅光子学正是实现光电混合集成的主要发展方向之一。一方面，由于SOI波导有着更大的材料折射率差，使得TE模式和TM模式的有效折射率差别很大，造成器件性能对偏振态极其敏感；另一方面，光纤中的偏振状态是随机的，因此，不妥善调节光的偏振态会使得测试中对器件的性能评估难以保障。

技术实现思路

[0003]为了克服上述现有技术存在的不足，本技术的目的是提供一种片上光偏振测试结构，将不同偏振状态的光栅级联在多模干涉耦合器相应的输出端口上，从而提取出高精度的所需偏振光。
[0004]为实现上述目的，本技术的技术方案为一种片上光偏振测试结构，包括顶层硅SOI晶圆，所述顶层硅SOI晶圆上制作有多模干涉耦合器（MMI）、TE模式光栅耦合器（GC O TE）和TM模式光栅耦合器（GC O TM）；所述多模干涉耦合器具有入光端口、第一出光端口和第二出光端口，所述第一出光端口与所述TE模式光栅耦合器的一端连接，所述第二出光端口与所述TM模式光栅耦合器的一端连接。
[0005]进一步地，所述多模干涉耦合器的长度Lmmi、TE偏振光在所述多模干涉耦合器内的拍长Lpi(TE)、TM偏振光在所述多模干涉耦合器内的拍长Lpi(TM)满足如下关系式：Lmmi=n*Lpi(TE)=(n
‑
1)*Lpi(TM)，n＞1。
[0006]进一步地，所述TE模式光栅耦合器的光栅周期与所述TM模式光栅耦合器的光栅周期不同，所述TE模式光栅耦合器的占空比与所述TM模式光栅耦合器的占空比不同。
[0007]进一步地，所述多模干涉耦合器的长度为Lmmi为54.2um，宽度为Wmmi为6um。
[0008]进一步地，所述多模干涉耦合器的入光端耦合波导宽度W0为1.5um，出光端耦合波导间距W1为0.51um。
[0009]进一步地，所述TE模式光栅耦合器的光栅周期为0.52um，占空比为0.51。
[0010]进一步地，所述TM模式光栅耦合器的光栅周期为0.73um，占空比为0.45。
[0011]与现有技术相比，本技术的有益效果：
[0012]（1）本技术将不同偏振状态的光栅级联在多模干涉耦合器相应的输出端口上，可以获得极高偏振相关性的测试结构，从而提取出高精度的所需偏振光，保证光纤耦合进硅光芯片的光偏振态是所需的；
[0013]（2）测试结果显示多模干涉耦合器的偏振消光比为19.3dB，光栅耦合器的偏振消
光比15.1dB，将两者采用本技术的方式级联后偏振消光比可以达到30dB以上，使得偏振态的精度提高一个数量级；且采用本技术的测试结构校准后，边缘耦合器插损和定向耦合分束比测试精度大大提高。
附图说明
[0014]为了更清楚地说明本技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
[0015]图1为本技术实施例提供的片上光偏振测试结构的结构示意图；
[0016]图2为本技术实施例提供的多模干涉耦合器的结构示意图；
[0017]图3为本技术实施例提供的TE模式光栅耦合器的结构示意图；
[0018]图4为本技术实施例提供的TM模式光栅耦合器的结构示意图；
[0019]图中：1、多模干涉耦合器；2、TE模式光栅耦合器；3、TM模式光栅耦合器。
具体实施方式
[0020]下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本技术保护的范围。
[0021]在本技术的描述中，需要理解的是，术语“中心”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。
[0022]术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征；在本技术的描述中，除非另有说明，“多个”的含义是两个或两个以上。
[0023]如图1
‑
图4所示，本实施例提供一种片上光偏振测试结构，包括顶层硅SOI晶圆，所述顶层硅SOI晶圆上制作有多模干涉耦合器1、TE模式光栅耦合器2和TM模式光栅耦合器3；所述多模干涉耦合器1具有入光端口、第一出光端口和第二出光端口，所述第一出光端口与所述TE模式光栅耦合器2的一端连接，所述第二出光端口与所述TM模式光栅耦合器3的一端连接。本实施例将不同偏振状态的光栅级联在多模干涉耦合器1相应的输出端口上，可以获得极高偏振相关性的测试结构，从而提取出高精度的所需偏振光，保证光纤耦合进硅光芯片的光偏振态是所需的。
[0024]进一步地，所述多模干涉耦合器1的长度Lmmi、TE偏振光在所述多模干涉耦合器1内的拍长Lpi(TE)、TM偏振光在所述多模干涉耦合器1内的拍长Lpi(TM)满足如下关系式：Lmmi=n*Lpi(TE)=(n
‑
1)*Lpi(TM)，n＞1。当Lmmi、Lpi(TE)和Lpi(TM)满足该关系时，输入的
TE偏振光或TM偏振光可以分别在多模干涉耦合器1的第一出光端口和第二出光端口输出。对于一维光栅，可以同时满足偏振分束和光纤耦合器的功能。
[0025]针对硅光器件性能测试结果受入光偏振状态影响，本实施例的片上光偏振测试结构采用多模干涉耦合器和光栅耦合器级联，采用这种高偏振消光器件作为校准件，可以用于校准光纤耦合进硅光芯片的光偏振态，提取出所需的偏振光，提高测试精度。
[0026]所述TE模式光栅耦合器2的光栅周期与所述TM模式光栅耦合器3的光栅周期不同，所述TE模式光栅耦合器2的占空比与所述TM模式光栅耦合器3的占空比不同。由于TE模式和TM模式的有效折射率不同，采用不同光栅周期可以获得高偏振态消光比传输的光栅。
[0027]具体地，采用的顶层硅SOI晶圆的厚度为220n本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种片上光偏振测试结构，其特征在于：包括顶层硅SOI晶圆，所述顶层硅SOI晶圆上制作有多模干涉耦合器、TE模式光栅耦合器和TM模式光栅耦合器；所述多模干涉耦合器具有入光端口、第一出光端口和第二出光端口，所述第一出光端口与所述TE模式光栅耦合器的一端连接，所述第二出光端口与所述TM模式光栅耦合器的一端连接。2.如权利要求1所述的一种片上光偏振测试结构，其特征在于：所述多模干涉耦合器的长度Lmmi、TE偏振光在所述多模干涉耦合器内的拍长Lpi(TE)、TM偏振光在所述多模干涉耦合器内的拍长Lpi(TM)满足如下关系式：Lmmi=n*Lpi(TE)=(n
‑
1)*Lpi(TM)，n＞1。3.如权利要求1所述的一种片上光偏振测试结构，其特征在于：所述...

【专利技术属性】
技术研发人员：李军，李哲，汪巧云，杨露寒，李春生，杨凌冈，
申请(专利权)人：武汉华工正源光子技术有限公司，
类型：新型
国别省市：