用于电子装置的泄放电路系统制造方法及图纸

本申请案涉及用于电子装置的泄放电路系统。装置和方法包含电压总线。所述装置还包含耦合到所述电压总线的一或多个功率放大器。所述一或多个功率放大器中的每一个包含一或多个晶体管。所述装置还包含被配置成仿真来自所述一或多个晶体管中的至少一个的泄漏的模型。电流镜具有耦合到所述模型的第一晶体管和耦合到所述电压总线的第二晶体管。所述电流镜被配置成至少部分地基于来自所述模型的所述所仿真泄漏，吸取来自所述电压总线的电荷。吸取来自所述电压总线的电荷。吸取来自所述电压总线的电荷。

【技术实现步骤摘要】
用于电子装置的泄放电路系统


[0001]本公开的实施例大体上涉及用于电子装置中的电荷的吸收器。举例来说，泄放电路系统可用于吸收来自一或多个晶体管(例如，PMOS)的电流以消减归因于泄漏电流引起的一或多个电压总线上的电压漂移。

技术介绍

[0002]存储器装置和/或其它电子装置中的各种操作可依赖于利用一或多个晶体管的功率放大器。举例来说，一或多个晶体管可包含p沟道金属氧化物半导体(PMOS)晶体管和/或n沟道金属氧化物半导体(NMOS)晶体管。功率放大器可利用一或多个晶体管提供用于存储器装置和/或电子装置的相对大的电流(例如，1mA)。然而，一或多个晶体管可在一些待用模式期间泄漏一些电流。举例来说，当一或多个晶体管关断时，所述一或多个晶体管可泄漏切断电流(Ioff)。泄放电路系统可用于吸收泄漏电流以维持总线电压。然而，当众多(例如，100个或更多个)功率放大器用于存储器装置和/或其它电子装置中时，泄放电路系统的一些实施方案可相对较大。这对于基于放大器的泄放电路系统实施方案更为事实。另外，泄放电路系统可消耗额外电力(例如，经由放大器)，造成电力浪费本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，其包括：电压总线；一或多个功率放大器，其耦合到所述电压总线，其中所述一或多个功率放大器中的每一个包括一或多个晶体管；模型，其被配置成仿真来自所述一或多个晶体管中的至少一个的泄漏；和电流镜，其具有耦合到所述模型的第一晶体管和耦合到所述电压总线的第二晶体管，其中所述电流镜被配置成至少部分地基于来自所述模型的所述所仿真泄漏，吸取来自所述电压总线的电荷。2.根据权利要求1所述的半导体装置，其中所述模型包括被配置成产生穿过被配置成进行以下操作的晶体管的泄漏电流的仿真晶体管：仿真来自所述一或多个功率放大器中的功率放大器的所述一或多个晶体管的功率放大器晶体管的泄漏。3.根据权利要求2所述的半导体装置，其中所述泄漏电流大于或等于来自所述功率放大器晶体管的所述泄漏。4.根据权利要求2所述的半导体装置，其中所述功率放大器晶体管仿真当所述功率放大器晶体管处于待用模式中或转变到待用模式时的所述泄漏。5.根据权利要求1所述的半导体装置，其中所述第一晶体管的栅极耦合到所述第二晶体管的栅极和所述第二晶体管的漏极。6.根据权利要求1所述的半导体装置，其中所述第二晶体管是所述第一晶体管的N倍，其中N是具有减少的泄漏的所述一或多个功率放大器的数目。7.根据权利要求1所述的半导体装置，其包括耦合到所述电流镜的额外电流镜，其中所述额外电流镜包括耦合到所述第一晶体管的第三晶体管和耦合到所述第二晶体管的第四晶体管。8.根据权利要求7所述的半导体装置，其中所述第一和第二晶体管包括p沟道金属氧化物半导体。9.根据权利要求8所述的半导体装置，其中所述第三和第四晶体管包括n沟道金属氧化物半导体。10.根据权利要求7所述的半导体装置，其中所述第四晶体管的栅极耦合到所述第三晶体管的栅极和漏极。11.根据权利要求7所述的半导体装置，其中所述第一晶体管的漏极耦合到所述第三晶体管的漏极，且所述第二晶体管的漏极耦合到所述第四晶体管的漏极。12.根据权利要求7所述的半导体装置，其包括处于所述电流镜的节点与所述额外电流镜的节点之间以在所述半导体装置的起动期间平衡所述电流镜和额外电流镜的操作的起动晶体管。13.根据权利要求12所述的半导体装置，其中所述电流镜的所述节点耦合到所述第一晶体管的栅...

【专利技术属性】
技术研发人员：褚炜路，潘栋，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：