高速信号光电收发芯片及其带宽调节方法技术

本申请公开了高速信号光电收发芯片及其带宽调节方法。集成可调电感模块包括一电感单元和若干增抗单元。电感单元被电连接于一发射端输出级或/和一接收端输出级。若干增抗单元以可控制通断地方式被电连接于电感单元，且若干增抗单元沿电信号传播的方向依次电连接于电感单元，以在不同的增抗单元与电感单元导通时，电感单元电连接在发射端输出级或/和接收端输出级电路中的有效长度发生改变。集成可调电感模块借助不同位置的增抗单元连接至电感单元来能够改变自身的电感值，弥补发射端输出级或接收端输出级的负载电容由于生产或工艺的偏差对带宽的影响，使得发射端输出级或接收端输出级能够输出完整的电信号，提高电信号的眼图质量。眼图质量。眼图质量。

【技术实现步骤摘要】
高速信号光电收发芯片及其带宽调节方法


[0001]本专利技术涉及集成电路芯片
，具体为高速信号光电收发芯片及其带宽调节方法。

技术介绍

[0002]在高速通讯模拟芯片或系统的设计中，片上集成或片外电感无源器件有着广泛应用。举例来说，在模拟、射频或光电高速收发芯片中的信号高速通路上，片上集成电感常被用于拓宽发射端输出级或接收端输出级的带宽，从而使得系统有足够的高的带宽支持更高速率的数据传输。
[0003]在高速信号光电收发芯片的接收端输出级或发射端输出级中存在负载电容，由于该负载电容会影响高速信号光电收发芯片的接收端输出级或发射端输出级的带宽。因此，在设计高速信号光电收发芯片的过程中，该负载电容会被考虑到高速信号光电收发芯片，但由于高速信号光电收发芯片的制造工艺以及电子器件的生产偏差，该负载电容的设计数值与实际数值容易存在偏差。因此，在该负载电容实际值与设计值存在偏差时，就会导致高速信号光电收发芯片的接收端输出级或发射端输出级的带宽发生变化，使得发射端输出级或接收端输出级无法输出完整的高速电信号，降低了电信号的眼图质量。

技术实现思路

[0004]本专利技术的一个优势在于提供集成可调电感模块，集成可调电感模块借助电感单元中不同位置的增抗单元来能够改变自身的电感值，弥补发射端输出级或接收端输出级的负载电容由于生产或工艺的偏差对带宽的影响，使得发射端输出级或接收端输出级能够输出完整的电信号，提高电信号的信号完整性/眼图质量。
[0005]本专利技术的一个优势在于提供高速信号光电收发芯片，通过电感的数值大小调节所述发射端输出级或接收端输出级的带宽，使得发射端输出级或接收端输出级能够输出完整的电信号，提高电信号的眼图质量。
[0006]为达到本专利技术以上至少一个优势，本专利技术提供高速信号光电收发芯片，其特征在于，所述高速信号光电收发芯片包括：一芯片本体；一接收端输出级，所述接收端输出级被设置于所述芯片本体；一发射端输出级，所述发射端输出级被设置于所述芯片本体；至少一负载，其中所述负载被电连接于所述接收端输出级或/和发射端输出级；集成可调电感模块，所述集成可调电感模块被设置于接收端输出级或/和发射端输出级，并设置于所述芯片本体，其中所述集成可调电感模块包括：一电感单元，所述电感单元被电连接于一发射端输出级或/和一接收端输出级；和若干增抗单元，若干所述增抗单元以可控制通断地方式被电连接于所述电感单元，且若干所述增抗单元沿电信号传播的方向以并联的方式电连接于所述电感单元的两端
之间，以在不同的所述增抗单元与所述电感单元导通时，所述电感单元电连接在发射端输出级或/和接收端输出级电路中的有效长度发生改变；每个所述增抗单元包括一逻辑开关和一电容，所述逻辑开关的一端与所述电容的一端电连接于所述电感单元，所述逻辑开关的另一端电连接于所述电感单元，所述电容的另一端接地，以使所述逻辑开关控制所述电容与所述电感单元的导通状态。
[0007]根据本专利技术一实施例，若干所述增抗单元以能够阶段调节所述电感单元电感值的方式被电连接于所述电感单元。
[0008]根据本专利技术一实施例，若干所述增抗单元等距离间隔分布于所述电感单元。
[0009]根据本专利技术一实施例，所述电容被实施MIM电容或MOS电容。
[0010]根据本专利技术一实施例，所述逻辑开关被实施为NMOS管，所述NMOS管的栅极电连接于一信号发射端，所述NMOS管的源极电连接于所述电容，所述NMOS管的漏极电连接于所述电感单元，以在所述栅极接收到一高电平时，所述电容与所述电感单元导通。
[0011]根据本专利技术一实施例，所述发射端输出级被实施为电流型逻辑电路。
[0012]根据本专利技术一实施例，若干所述增抗单元能够阶段调节所述电感单元电感值的方式被电连接于所述电感单元。
[0013]根据本专利技术一实施例，所述逻辑开关被可控制地连接于所述芯片本体。
[0014]根据本专利技术一实施例，所述芯片本体具有至少一屏蔽层，其中所述电感单元以在同平面上同轴围绕的方式布置在所述屏蔽层的一侧所述增抗单元的所述逻辑开关和所述电容被设置在与所述电感单元相反的另一侧，所述逻辑开关的一端被电连接于所述电感单元的两端之间的中部，所述逻辑开关的一端被电连接于所述电容的一端，所述电容的另一端可直接电连接于位于所述电感单元和所述增抗单元之间的所述屏蔽层。
[0015]根据本专利技术一实施例，所述屏蔽层被设置为所述电容的下极板。
[0016]为达到以上至少一个优势，本专利技术还提供一种如上所述高速信号光电收发芯片带宽调节方法，其特征在于，包括：判断当前收发芯片输出级的带宽是否处于一预设范围；在收发芯片输出级的带宽偏离所述预设范围时，改变增抗单元电连接在电感单元的位置，使所述收发芯片输出级的带宽处于所述预设范围。
附图说明
[0017]图1示出了本专利技术所述集成可调电感模块的电路连接框图。
[0018]图2示出了本专利技术所述集成可调电感模块一实施例的电路连接框图。
[0019]图3示出了本专利技术所述高速信号光电收发芯片连接于系统中的电路框图。
[0020]图4示出了本专利技术所述高速信号光电收发芯片部分结构的简单示意图。
具体实施方式
[0021]以下描述用于揭露本专利技术以使本领域技术人员能够实现本专利技术。以下描述中的优选实施例只作为举例，本领域技术人员可以想到其他显而易见的变型。在以下描述中界定的本专利技术的基本原理可以应用于其他实施方案、变形方案、改进方案、等同方案以及没有背离本专利技术的精神和范围的其他技术方案。
[0022]本领域技术人员应理解的是，在本专利技术的揭露中，术语“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系是基于附图所示的方位或位置关系，其仅是为了便于描述本专利技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此上述术语不能理解为对本专利技术的限制。
[0023]可以理解的是，术语“一”应理解为“至少一”或“一个或多个”，即在一个实施例中，一个元件的数量可以为一个，而在另外的实施例中，该元件的数量可以为多个，术语“一”不能理解为对数量的限制。
[0024]参考图1至图4，依本专利技术一较佳实施例的集成可调电感模块将在以下被详细地阐述。所述集成可调电感模块被电连接于高速信号通道中一发射端输出级或/和一接收端输出级。所述集成可调电感模块采用改变自身电感单元接入所述发射端输出级或/和所述接收端输出级电路中的有效长度的方式来调节自身电感值，从而调节所述发射端输出级或所述接收端输出级的带宽，使得发射端输出级或所述接收端输出级能够输出完整的电信号，提高电信号的眼图质量。
[0025]所述集成可调电感模块包括一电感单元10和若干增抗单元20。
[0026]所述电感单元10被电连接于所述发射端输出级或/和所述接收端输出级。
[0027]若干所述增抗单元20以可控制通断地本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.高速信号光电收发芯片，其特征在于，所述高速信号光电收发芯片包括：一芯片本体；一接收端输出级，所述接收端输出级被设置于所述芯片本体；一发射端输出级，所述发射端输出级被设置于所述芯片本体；至少一负载，其中所述负载被电连接于所述接收端输出级或/和发射端输出级；集成可调电感模块，所述集成可调电感模块被设置于接收端输出级或/和发射端输出级，并设置于所述芯片本体，其中所述集成可调电感模块包括：一电感单元，所述电感单元被电连接于一发射端输出级或/和一接收端输出级；和若干增抗单元，若干所述增抗单元以可控制通断地方式被电连接于所述电感单元，且若干所述增抗单元沿电信号传播的方向以并联的方式电连接于所述电感单元的两端之间，以在不同的所述增抗单元与所述电感单元导通时，所述电感单元电连接在发射端输出级或/和接收端输出级电路中的有效长度发生改变；每个所述增抗单元包括一逻辑开关和一电容，所述逻辑开关的一端与所述电容的一端电连接于所述电感单元，所述逻辑开关的另一端电连接于所述电感单元，所述电容的另一端接地，以使所述逻辑开关控制所述电容与所述电感单元的导通状态。2.根据权利要求1所述高速信号光电收发芯片，其特征在于，若干所述增抗单元以能够阶段调节所述电感单元电感值的方式被电连接于所述电感单元。3.根据权利要求2所述高速信号光电收发芯片，其特征在于，若干所述增抗单元等距离间隔分布于所述电感单元。4.根据权利要求1所述高速信号光电收发芯片，其特征在于，所述电容被实施MIM电容或MOS电容。5.根据权利要求1所述高速信号光电收发芯片，其特征在于，所述逻...

【专利技术属性】
技术研发人员：许雪林，
申请(专利权)人：上海阿米芯光半导体有限责任公司，
类型：发明
国别省市：