一种译码方法及装置制造方法及图纸

本发明专利技术实施例公开了一种译码方法及装置，该译码方法包括：根据接收的译码数据获得最大似然路径；沿着最大似然路径回溯，输出最大似然序列，对最大似然序列进行校验，判断最大似然序列是否通过校验，如果是，将该最大似然序列作为译码输出序列输出，否则，沿着最大似然路径选择回溯节点；沿着回溯节点回溯，输出试探序列，对试探序列进行校验，将通过校验的试探序列作为译码输出序列输出，或在所有试探序列没有通过校验时，将最大似然序列作为译码输出序列输出。本发明专利技术实施例通过输出多组译码序列，分别对每一组译码序列进行校验，选择一组通过校验码校验的序列作为该组译码数据的译码输出序列输出，降低了译码的误块率，提高了通信系统的性能。

【技术实现步骤摘要】

本专利技术涉及通信
，具体地说，涉及一种译码方法及装置。
技术介绍
在GSM等数字无线通信系统的信道编码中，巻积码和CRC (Cyclic Redundancy Check,循环冗余校验)码级联编码是一种广泛应用的信道编码方 法。典型的巻积码和CRC码级联编码方法，如图1所示。其中，^,、1，2,...,M是M 个原始信息比特；~，y = l，2,...,7V是N个经过CRC编码后的序列； C>,y = 1，2,…,TV，m = 1，2,…,P是经过巻积码编码的码字，1/P称为编码效率； ;J-l,2,…,iV,md,U是经过信道之后的译码器接收序列；《，j、l,2,…,7V是巻 积码译码器输出的最大似然译码序列；e,，^i,2，…,M是CRC译码输出的信息比特； 信道泛指包含有调制解调的广义信道。图中的巻积码if码通常采用Viterbi (维 特比)译码器，Viterbi译码器接收一组序列，输出一组最大似然译码序列，再 经过CRC译码。如果CRC译码校验通过，认为译码成功，否则，认为译码失败。下面介绍一下巻积码的编码原理。巻积码是将发送的信息序列通过一个线 性的有限的移位寄存器组而产生的码。如图2所示，由K组移位寄存器和n个 线性的代数函数生成器组成，其中，每组移位寄存器有k个移位寄存器。首先， 设置寄存器的初始状态， 一般设置为零状态。当二进制数据移位输入到巻积码 编码器，二进制数据沿着移位寄存器每次移动k比特位。每一个k比特长的输 入序列对应一个n比特长的输出序列，其编码效率为i = A:/w 。图3为巻积码编码器的结构示意图，其中，^表示送入巻积码编码器的信 息比特，^v24表示巻积码编码器输出的信息比特。图3所示的巻积码编码器由 2组移位寄存器和2个线性的代数函数生成器组成，其中，每组移位寄存器有1个移位寄存器，即，K = 2， k=l, n = 2。如图4所示，为巻积码编码的另一种 表示方式，即网格图表示法。图中的状态指m个移位寄存器的内容，定义为从 左至右排列的移位寄存器的二进制序列，其中，最左边的移位寄存器内容表示 二进制的高位。图中虚线表示输入l，实线表示输入0，折线上的符号^/vl,v^ 表示当前状态转移对应的编码输入为^，编码输出为vl^2^例如巻积码译码器 在时刻？。从初始状态a-00开始，对于输入数据1011100，编码输出11 10 00 01 10 01 11，则在网格图中形成了一个对应的路径，如图5中粗线条路径所示。下面介绍Viterbi译码器的译码原理。Viterbi译码器计算接收码字与每 个可能的发射码字之间的欧式距离，然后选择与接收码字距离最近的码字作为 译码输出。这需要从上面介绍的巻积码编码网格图中选择一条最大似然路径， 以保证该路径的累积度量最大。假设有两条路径，分别对应信息序列000和100，这两条3各径都是从t0时 刻状态a出发经过3次状态转移后，在t3时刻又回到状态a。设三个时刻的编 码序列为{c>,j'= 1,2,3;w = 1,2},其中，。 表示第_/个支路的第附个比特；相应地，Viterbi译码器对应的接收信号表示为{ ，7 = 1，2，3;附=1,2}。采用软判决译码，则 接收信号表示为 =A(2、 ，其中 表示加性高斯白噪声；^表示发射码字中每个比特能量。定义第/条路径的第_/个支路的度量为在发射 {^,_/ = 1,2，3;附=1,2}的条件下，接收序列的各个比特{ ,附=1，2}的联合概率，可以 表示为4) = log尸(K. I Cf),_/ = 1,2,3,...;则总共由5条支路相连构成的第z'条路径的累积度量可以定义为尸MW:^/^ 。Viterbi译码器采用Viterbi算法，Viterbi算法较早舍弃不可能的路径。 首先，由网格图可知，每一状态的的每个时刻对应一个节点，在每一时刻都有 两条路径到达同一节点，Viterbi译码器分別计算两条路径的支路度量，并由 支路度量相加得到累积度量，比较这两条路径的累积度量，选择累积度量较大 的一条路径作为幸存路径保留，舍弃另外一条路径， 一般称舍弃的这条路径为竟争路径。Viterbi译码器对每个时刻的每个状态都选择累积度量较大的一条 路径作为幸存路径保留，舍弃竟争路径，直至最后选择出从起始时刻到终止时 刻的唯——条幸存路径作为最大似然路径。然后，Viterbi译码器沿着这条最 大似然路径从终止时刻向起始时刻回溯，根据回溯路径对应给出最大似然译码 输出序列。这种传统的Viterbi译码器对于同一组接收序列只输出一组译码序 列，BLER (Block Error Rate,误块率)较高，通信系统的性能较差。现有技术还有一种译码方法，该方法先找到最大似然序列，如果该最大似 然序列不满足CRC约束，则给出从该最大似然序列中选择的M个估计位序列。 选择的标准是，从选择具有最大度量值的网格节点开始，新的节点产生一个新 的分支序列，然后对这个新的分支序列进行CRC译码；搜索过程可以在新的分 支上继续进行，直到超出k序列集的极限，或者从所有余下的节点开始的搜索 全部完成，最后生成一个位序列集。该方法采用了冗余^码序列参与4交验的方 式，但是从选择有最大度量值的网格节点开始搜索，该方法实现的通信系统的 性能也不理想。
技术实现思路
本专利技术实施例所要解决的技术问题在于，提供一种译码方法及装置，降低 译码误块率，提高通信系统的性能。本专利技术实施例是这样实现的 一种译码方法，包括接收一组译码数据；根据所述译码数据获得最大似然路径；沿着所述最大似然路径回溯，输出最大似然序列，对该最大似然序列进行 校验，判断该最大似然序列是否通过校验，如果是，将该最大似然序列作为译 码输出序列输出，否则，沿着所述最大似然路径选择回溯节点；沿着所述回溯节点回溯，输出试探序列，对所述试探序列进行校验，将通 过校验的试探序列作为译码输出序列输出，或在所有试探序列没有通过校验时， 将最大似然序列作为译码输出序列输出。8一种译码装置，包括接收模块，用于接收一组译码数据；最大似然序列模块，用于根据所述译码数据获得最大似然路径，并沿着所 述最大似然路径回溯，输出最大似然序列，对该最大似然序列进行校验，判断 该最大似然序列是否通过校验，如果是，将该最大似然序列作为译码输出序列 输出；节点选择模块，用于在所述最大似然序列没有通过校验时，沿着最大似然 路径选择回溯节点；译码子模块，用于沿着所述回溯节点回溯，输出试探序列，对所述试探序 列进行校验，将通过校验的试探序列作为译码输出序列输出，或在所有试探序 列没有通过4交验时，将最大似然序列作为译码输出序列输出。本专利技术实施例通过输出多组译码序列，分别对每一组译码序列进行校验，了译码的误块率，提高了通信系统的性能。 附图说明图1为现有技术中典型的巻积码和CRC码级联编码的信道编码示意图2为现有技术中的巻积码的编码原理示意图3为现有技术中的一种巻积码编码器的结构示意图4为现有技术中的一种巻积码编码器的网格图5为采用图4所示的巻积码编码器进行编码的网格图6为本专利技术实施例的方法流程图7为本专利技术实施例t(5)时刻的回溯路径示意图8为本专利技术实施例的装置示意图9为本专利技术实施例中AFS10. 2本文档来自技高网...

【技术保护点】
一种译码方法，其特征在于，包括：　接收一组译码数据；　根据所述译码数据获得最大似然路径；　沿着所述最大似然路径回溯，输出最大似然序列，对该最大似然序列进行校验，判断该最大似然序列是否通过校验，如果是，将该最大似然序列作为译 码输出序列输出，否则，沿着所述最大似然路径选择回溯节点；　沿着所述回溯节点回溯，输出试探序列，对所述试探序列进行校验，将通过校验的试探序列作为译码输出序列输出，或在所有试探序列没有通过校验时，将最大似然序列作为译码输出序列输出。

【技术特征摘要】
1、一种译码方法，其特征在于，包括接收一组译码数据；根据所述译码数据获得最大似然路径；沿着所述最大似然路径回溯，输出最大似然序列，对该最大似然序列进行校验，判断该最大似然序列是否通过校验，如果是，将该最大似然序列作为译码输出序列输出，否则，沿着所述最大似然路径选择回溯节点；沿着所述回溯节点回溯，输出试探序列，对所述试探序列进行校验，将通过校验的试探序列作为译码输出序列输出，或在所有试探序列没有通过校验时，将最大似然序列作为译码输出序列输出。2、 根据权利要求1所述的方法，其特征在于，所述沿着所述最大似然路径 选择回溯节点的步骤，包括沿着所述最大似然路径选择M-1个回溯节点，所述M小于等于最大似然路 径的总节点数目N。3、 根据权利要求2所述的方法，其特征在于，所述沿着所述最大似然路径 选择M-1个回溯节点的步骤，包括计算每个状态节点的幸存路径和竟争路径的累积度量之差的绝对值； 沿着最大似然路径的N个节点，查找M-l个幸存路径和竟争路径的累积度量之差的绝对值最小的节点作为回溯节点，并按照所述绝对值从小到大的顺序排列这些回溯节点。4、 根据权利要求2所述的方法，其特征在于，所述沿着所述回溯节点回溯， 输出试探序列，对所述试探序列进行校验，将通过校验的试探序列作为译码输 出序列输出，或在所有试探序列没有通过校验时，将最大似然序列作为译码输 出序列输出的步骤，包括沿着第一个回溯节点回溯，输出一组试纟果序列； 对当前一组试4笨序列进行校验；判断当前一组试探序列是否通过校验，如果是，选择当前一组试探序列作为译码输出序列输出；否则判断当前一组试探序列是否是第M-l组试探序列；在当前一组试4罙序列是第M-1组试〗果序列时，将最大似然序列作为译码输 出序列输出；在当前一组试4果序列不是第M-l组试4笨序列时，沿着下一个回溯节点回溯， 输出下一组试探序列，返回执行对当前一组试探序列进行校验的步骤。5、 根据权利要求4所述的方法，其特征在于，所述沿着第一个回溯节点回 溯，输出一组试4果序列的步骤，包括沿着最大似然路径回溯，当回溯经过第一个回溯节点时，改为沿着竟争路 径回溯，除第一个回溯节点之外的其他节点继续沿着幸存路径回溯，输出第一 组试探序列；所述沿着下一个回溯节点回溯，输出下一组试探序列的步骤，包括沿着 最大似然路径回溯，当回溯经过下一个回溯节点时，改为沿着竟争路径回溯， 除当前该回溯节点之外的其他节点继续沿着幸存路径回溯，输出下一组试探序 列。6、 一种i,码装置，其特...

【专利技术属性】
技术研发人员：吴向春，江长国，刘华斌，陈俊仕，高振兴，李景玉，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：94[中国|深圳]