GPIO通信电路及板卡、电子设备制造技术

本公开涉及计算机通信技术领域，具体提供了一种GPIO通信电路及板卡、电子设备。一种GPIO通信电路，包括：处理芯片，包括GPIO接口和目标信号输出接口；和检测电路，包括第一端、第二端以及控制电路，第一端适于连接外部芯片电路，第二端连接处理芯片的GPIO接口；其中，控制电路连接处理芯片的目标信号输出接口，响应于接收到目标信号输出接口输出的目标信号，控制电路控制第一端和第二端导通；目标信号为周期性电平变化信号。本公开实施方式，可以在处理芯片非正常工作状态下控制处理芯片与对端芯片实现GPIO通信隔离，降低输出错误信号导致芯片工作错误或者管脚损坏的风险，提高芯片间GPIO通信可靠性和安全性。GPIO通信可靠性和安全性。GPIO通信可靠性和安全性。

【技术实现步骤摘要】
GPIO通信电路及板卡、电子设备


[0001]本公开涉及计算机通信
，具体涉及一种GPIO通信电路及板卡、电子设备。

技术介绍

[0002]随着芯片技术的发展，芯片集成的功能也越来越多，目前芯片大多采用GPIO(General
‑
purpose input/output，通用型输入/输出接口)进行设备间通信。使用GPIO可以利用软件模拟成熟的通信协议，例如I2C(Inter
‑
Integrated Circuit，同步串行总线)、UART(Universal Asynchronous Receiver/Transmitter，通用异步收发传输器)、SPI(Serial Peripheral Interface，串行外设接口)等协议。
[0003]但是，使用GPIO通信时，在芯片非正常工作情况下，往往会出现各种非预期的效果，导致芯片间的通信管脚损伤，甚至导致芯片器件损毁。

技术实现思路

[0004]为提高芯片非正常工作情况下的通信安全性和可靠性，本公开实施方式提供了一种GPIO通信电路及板卡。
[0005]第一方面，本公开实施方式提供了一种GPIO通信电路，包括：
[0006]处理芯片，包括GPIO接口和目标信号输出接口；和
[0007]检测电路，包括第一端、第二端以及控制电路，所述第一端适于连接外部芯片电路，所述第二端连接所述处理芯片的所述GPIO接口；
[0008]其中，所述控制电路连接所述处理芯片的所述目标信号输出接口，响应于接收到所述目标信号输出接口输出的目标信号，所述控制电路控制所述第一端和所述第二端导通；所述目标信号为周期性电平变化信号。
[0009]在一些实施方式中，所述检测电路包括缓冲器电路和所述控制电路，所述缓冲器电路包括所述第一端、所述第二端以及使能端，所述使能端与所述控制电路连接；所述检测电路根据所述使能端接收到的控制信号控制所述第一端和所述第二端导通。
[0010]在一些实施方式中，所述控制电路包括输入端和输出端，所述输入端连接所述处理芯片的所述目标信号输出接口，所述输出端连接所述缓冲器电路的所述使能端；所述控制电路响应于接收到所述目标信号，向所述缓冲器电路的所述使能端输出所述控制信号。
[0011]在一些实施方式中，所述控制电路包括看门狗芯片电路，所述看门狗芯片电路的输入端连接所述处理芯片的所述目标信号输出接口，所述看门狗芯片电路的输出端连接所述缓冲器电路的使能端；
[0012]所述看门狗芯片电路在一个定时周期内未接收到所述处理芯片发送的喂狗信号，向所述缓冲器电路输出低电平复位信号；所述看门狗芯片电路在一个定时周期内接收到所述处理芯片发送的喂狗信号，向所述缓冲器电路输出高电平控制信号。
[0013]在一些实施方式中，所述缓冲器电路的使能端接收到所述看门狗芯片发送的低电平复位信号时，控制所述第一端和所述第二端断开；所述缓冲器电路的使能端接收到所述
看门狗芯片发送的高电平控制信号时，控制所述第一端和所述第二端导通。
[0014]在一些实施方式中，所述控制电路包括可编程芯片电路，所述可编程芯片电路的输入端连接所述处理芯片的所述目标信号输出接口，所述可编程芯片电路的输出端连接所述缓冲器电路的使能端；
[0015]所述可编程芯片电路响应于未接收到所述处理芯片发送的所述目标信号，向所述缓冲器电路输出低电平信号；响应于接收到所述处理芯片发送的所述目标信号，向所述缓冲器电路输出高电平信号。
[0016]在一些实施方式中，所述缓冲器电路的使能端接收到所述可编程芯片电路发送的低电平信号时，控制所述第一端和所述第二端断开；所述缓冲器电路的使能端接收到所述可编程芯片电路发送的高电平信号时，控制所述第一端和所述第二端导通。
[0017]在一些实施方式中，所述可编程芯片电路包括CPLD芯片电路或者FPGA芯片电路。
[0018]在一些实施方式中，所述处理芯片包括SoC、MCU、CPU中至少之一。
[0019]第二方面，本公开实施方式提供了一种板卡，包括：
[0020]根据第一方面任意实施方式所述的GPIO通信电路；和
[0021]至少一个功能芯片，所述功能芯片与所述处理芯片的所述GPIO接口连接。
[0022]第三方面，本公开实施方式提供了一种电子设备，包括：
[0023]根据第二方面任意实施方式所述的板卡。
[0024]本公开实施方式的GPIO通信电路，包括处理芯片和检测电路，处理芯片包括GPIO接口和目标信号输出接口，检测电路包括第一端、第二端及控制电路，第一端适于连接外部芯片电路，第二端连接处理芯片的GPIO接口，控制电路连接处理芯片的目标信号输出接口，响应于接收到目标信号输出接口输出的目标信号，控制电路控制第一端和第二端导通，目标信号为周期性电平变化信号。本公开实施方式中，利用检测电路控制处理芯片与对端芯片的GPIO通信的通断，在处理芯片非正常工作状态下，可以控制处理芯片与对端芯片实现GPIO通信隔离，降低输出错误信号导致芯片工作错误或者管脚损坏的风险，提高芯片间GPIO通信可靠性和安全性。
附图说明
[0025]为了更清楚地说明本公开具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本公开的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0026]图1根据本公开一些实施方式中GPIO通信电路的示意图。
[0027]图2根据本公开一些实施方式中GPIO通信电路的示意图。
[0028]图3根据本公开一些实施方式中GPIO通信电路的示意图。
[0029]图4根据本公开一些实施方式中GPIO通信电路的示意图。
具体实施方式
[0030]下面将结合附图对本公开的技术方案进行清楚、完整地描述，显然，所描述的实施方式是本公开一部分实施方式，而不是全部的实施方式。基于本公开中的实施方式，本领域
普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施方式，都属于本公开保护的范围。此外，下面所描述的本公开不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
[0031]随着芯片技术的发展，芯片集成的功能也越来越多，目前芯片大多采用GPIO(General
‑
purpose input/output，通用型输入/输出接口)进行设备间通信。使用GPIO可以利用软件模拟成熟的通信协议，例如I2C(Inter
‑
Integrated Circuit，同步串行总线)、UART(Universal Asynchronous Receiver/Transmitter，通用异步收发传输器)、SPI(Serial Peripheral Interface，串行外设接口)等协议。本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种GPIO通信电路，其特征在于，包括：处理芯片，包括GPIO接口和目标信号输出接口；和检测电路，包括第一端、第二端以及控制电路，所述第一端适于连接外部芯片电路，所述第二端连接所述处理芯片的所述GPIO接口；其中，所述控制电路连接所述处理芯片的所述目标信号输出接口，响应于接收到所述目标信号输出接口输出的目标信号，所述控制电路控制所述第一端和所述第二端导通。2.根据权利要求1所述的GPIO通信电路，其特征在于，所述检测电路包括缓冲器电路和所述控制电路，所述缓冲器电路包括所述第一端、所述第二端以及使能端，所述使能端与所述控制电路连接；所述检测电路根据所述使能端接收到的控制信号控制所述第一端和所述第二端导通。3.根据权利要求2所述的GPIO通信电路，其特征在于，所述控制电路包括输入端和输出端，所述输入端连接所述处理芯片的所述目标信号输出接口，所述输出端连接所述缓冲器电路的所述使能端；所述控制电路响应于接收到所述目标信号，向所述缓冲器电路的所述使能端输出所述控制信号。4.根据权利要求2或3所述的GPIO通信电路，其特征在于，所述控制电路包括看门狗芯片电路，所述看门狗芯片电路的输入端连接所述处理芯片的所述目标信号输出接口，所述看门狗芯片电路的输出端连接所述缓冲器电路的使能端；所述看门狗芯片电路在一个定时周期内未接收到所述处理芯片发送的喂狗信号，向所述缓冲器电路输出低电平复位信号；所述看门狗芯片电路在一个定时周期内接收到所述处理芯片发送的喂狗信号，向所述...

【专利技术属性】
技术研发人员：黄炎坡，
申请(专利权)人：深圳市商汤科技有限公司，
类型：新型
国别省市：