本实用新型专利技术涉及一种用于终端设备的晶体管大电流充电电路，通过将第一PNP三极管Q1与第二PNP三极管Q3的基极与第一NMOS管Q2与第二NMOS管Q4的漏极相连，并将第一NMOS管Q2与第二NMOS管Q4的源极与控制芯片U1的VDRIVE信号引脚连接，组成的电流控制回路，将第一PNP三极管Q1与第二PNP三极管Q3的集电极电流相加，从而增大充电电路内的充电电流，同时通过电流控制回路内设置的电阻R3与电阻R9控制第一PNP三极管Q1与第二PNP三极管Q3的电流均衡，使得第一PNP三极管Q1集电极电流与第二PNP三极管Q3集电极电流相同，从而实现将充电电流和电压稳定在一个合适区间的同时，增大了充电电流，加快了充电时间的目的。了充电时间的目的。了充电时间的目的。
【技术实现步骤摘要】
用于终端设备的晶体管大电流充电电路
[0001]本技术涉及充电电路
，具体涉及用于终端设备的晶体管大电流充电电路。
技术介绍
[0002]由于智能电源管理和高集成度方面不断创新，目前电子产品逐渐微型化、功能性逐渐增强，使用时间延长，电子产品的小型化同时也限制了产品内的电池容量，在现有技术中电子产品内大多数采用的三极管充电电路，整个充电过程以一个恒定的电流进行充电，造成充电时间过长，存在充电效率低，充电电流受限于三极管最大功率的缺点。
技术实现思路
[0003]为了解决上述问题，本技术提供了一种将充电电流和电压稳定在一个合适区间的同时，增大了充电电流，加快了充电时间的用于终端设备的晶体管大电流充电电路。
[0004]为了到达上述目的，本技术设计的用于终端设备的晶体管大电流充电电路，主要包括充电接口VCHG与控制单元U1，所述的充电接口 VCHG上连接有电阻R4，且充电接口VCHG上同时还与控制单元U1中设有的VCHG_D信号引脚连接，充电接口VCHG与电阻R4的接线上设有第一PNP三极管Q1与第二PNP三极管Q3，第一PNP三极管Q1与第二PNP 三极管Q3的基极上分别连接有第一NMOS管Q2与第二NMOS管Q4，第一NMOS管Q2与第二NMOS管Q4中的源极分别与控制单元U1中设有的VDRIVE信号引脚连接，所述的电阻R4与电池B1的正极连接，电池 B1的负极与控制单元U1中设有的GND信号引脚连接，且电池B1的负极与GND信号引脚之间设置电阻R5。这种结构的设置通过第一PNP三极管 Q1与第二PNP三极管Q3的设置，同时将第一NMOS管Q2与第二NMOS 管Q4与控制单元U1连接，形成稳定的控制回路，使得第一PNP三极管 Q1的集电极电流Ic1和PNP三级管Q3的集电极电流Ic3的相加值为该充电电路内的充电电流，从而实现增大充电电路内充电电流加快充电速度的目的。
[0005]进一步的方案是，所述的充电接口VCHG与VCHG_D信号引脚的接线上设有电阻R1，所述的电阻R1与第一NMOS管Q2的栅极之间设有电阻R2，且电阻R1与第二NMOS管Q4的栅极之间设有电阻R8。这种结构通过电阻R1与电阻R2构成分压网络，电阻R1同时还与电阻R8构成分压网络，分压后的电压值为VCHG_D，用于检测充电器是否插入，且电阻R2 与电阻R8的设置能够保护NMOS管Q2与NMOS管Q4中的栅极，防止浪涌大电流击穿NMOS管栅极。
[0006]更进一步的方案是，所述的第一NMOS管Q2的源极与控制单元U1 中设有的VDRIVE信号引脚之间的接线上设有电阻R3，第二NMOS管Q4 的源极与控制单元U1中设有的VDRIVE信号引脚之间的接线上设有电阻 R9。这种结构通过电阻R3和电阻R9均衡第一PNP三极管Q1的充电电流和第二PNP三极管Q3的充电电流，避免流过第一PNP三极管Q1和第二 PNP三极管Q3电流产生较大的电流差，影响充电电路寿命。
[0007]更进一步的方案是，所述的电阻R4两端分别与控制单元U1中设有的 VBAT信号引脚与ISENSE信号引脚连接。这种结构通过电流经过电阻R4 时，产生的电压降落，具体为当
电荷流过该小段电路释放或该小段电路吸收的电能大小，从而检测充电电流大小。
[0008]更进一步的方案是，所述的电阻R5中靠近电池B1负极的一端与控制单元U1中设有的SENSEP引脚连接，且电阻R5中靠近电池B1负极的一端与SENSEP引脚之间设有电阻R6；电阻R5中靠近GND信号引脚的一端与控制单元U1中设有的SENSEN引脚连接，且电阻R5中GND信号引脚的一端与SENSEN引脚之间设有电阻R7。这种结构通过电阻R5检测系统电路净流入或者净流出的电流大小，同时通过电阻R6与电阻R7消除干扰和误触发，从而使得充电电流和电压在充电循环的过程中始终保持在合适的值。
[0009]更进一步的方案是，所述的电阻R1＝100欧姆、电阻R2＝10*1000欧姆、电阻R3＝200欧姆、电阻R4＝0.068欧姆、电阻R5＝0.02欧姆、电阻R6＝电阻R7＝1000欧姆、电阻R8＝10*1000欧姆、电阻R9＝200欧姆。这种结构通过在充电电路中设置的电阻，保证电路的可靠性。
[0010]本技术所设计的用于终端设备的晶体管大电流充电电路，通过将第一PNP三极管Q1与第二PNP三极管Q3的基极与第一NMOS管Q2与第二NMOS管Q4的漏极相连，并将第一NMOS管Q2与第二NMOS管 Q4的源极与控制单元U1的VDRIVE信号引脚连接，组成的电流控制回路，将第一PNP三极管Q1与第二PNP三极管Q3的集电极电流相加，从而增大充电电路内的充电电流，同时通过电流控制回路内设置的电阻R3与电阻 R9控制第一PNP三极管Q1与第二PNP三极管Q3的电流均衡，使得第一 PNP三极管Q1集电极电流与第二PNP三极管Q3集电极电流相同，从而实现将充电电流和电压稳定在一个合适区间的同时，增大了充电电流，加快了充电时间的目的。
附图说明
[0011]图1是用于终端设备的晶体管大电流充电电路示意图。
具体实施方式
[0012]为更进一步阐述本技术为实现预定技术目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本技术的具体实施方式、结构、特征及其功效，详细说明如后。
[0013]实施例1。
[0014]如图1所示，本实施例描述的用于终端设备的晶体管大电流充电电路，主要包括充电接口VCHG与控制单元U1，所述的充电接口VCHG上连接有电阻R4，且充电接口VCHG上同时还与控制单元U1中设有的VCHG_D 信号引脚连接，充电接口VCHG与电阻R4的接线上设有第一PNP三极管 Q1与第二PNP三极管Q3，第一PNP三极管Q1与第二PNP三极管Q3的基极上分别连接有第一NMOS管Q2与第二NMOS管Q4，第一NMOS管 Q2与第二NMOS管Q4中的源极分别与控制单元U1中设有的VDRIVE信号引脚连接，所述的电阻R4与电池B1的正极连接，电池B1的负极与控制单元U1中设有的GND信号引脚连接，电池B1的负极与GND信号引脚之间设置电阻R5，电阻R5中靠近电池B1负极的一端与控制单元U1中设有的SENSEP引脚连接，且电阻R5中靠近电池B1负极的一端与SENSEP 引脚之间设有电阻R6；电阻R5中靠近GND信号引脚的一端与控制单元 U1中设有的SENSEN引脚连接，且电阻R5中GND信号引脚的一端与 SENSEN引脚之间设有电阻R7。
[0015]所述的充电接口VCHG与VCHG_D信号引脚的接线上设有电阻R1，所述的电阻R1与第一NMOS管Q2的栅极之间设有电阻R2，且电阻R1 与第二NMOS管Q4的栅极之间设有电阻R8。
[0016]所述的第一NMOS管Q2的源极与控制单元U1中设有的VDRIVE信号引脚之间的接线上设有电阻R3，第二NMOS管Q4的源极与控制单元 U1中设有的VDRIVE信号引脚之间的接线上设有电阻R9。本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种用于终端设备的晶体管大电流充电电路，主要包括充电接口VCHG与控制单元U1，其特征在于所述的充电接口VCHG上连接有电阻R4，且充电接口VCHG上同时还与控制单元U1中设有的VCHG_D信号引脚连接，充电接口VCHG与电阻R4的之间设有第一PNP三极管Q1与第二PNP三极管Q3，第一PNP三极管Q1与第二PNP三极管Q3的基极上分别连接有第一NMOS管Q2与第二NMOS管Q4，第一NMOS管Q2与第二NMOS管Q4中的源极分别与控制单元U1中设有的VDRIVE信号引脚连接，所述的电阻R4与电池B1的正极连接，电池B1的负极与控制单元U1中设有的GND信号引脚连接，且电池B1的负极与控制单元U1中设有的GND信号引脚之间设置电阻R5。2.根据权利要求1所述的用于终端设备的晶体管大电流充电电路，其特征在于所述的充电接口VCHG与VCHG_D信号引脚的接线上设有电阻R1，所述的电阻R1与第一NMOS管Q2的栅极之间设有电阻R2，且电阻R1与第二NMOS管Q4的栅极之间设有电阻R8。3.根据权利要求2所述的用于终端设备的晶体管大电流充电电路，其特征在于所述的第一NMOS管Q2...
【专利技术属性】
技术研发人员：董晓倩，徐修山，舒红玲，刘军生，
申请(专利权)人：宁波麦度智联科技股份有限公司，
类型：新型
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。