一种具有改进结构的低功耗SoC芯片制造技术

本实用新型专利技术公开了一种具有改进结构的低功耗SoC芯片，包括信号输入电压源电路，所述信号输入电压源电路依次连接有掉电保护电路、控制逻辑电路、时钟门控电路、低功耗控制电路及Flash存储器；所述信号输入电压源电路与所述时钟门控电路之间保持信号连接，所述低功耗控制电路与所述控制逻辑电路之间保持信号连接。通过改进芯片内部电路结构，增加低功耗的掉电保护电路及控制电路等，能够在保证芯片内部信息、数据处理与计算能力的同时，降低芯片整体的功耗；即能够判断芯片电源电压何时掉电，使芯片发生电源电压掉电后，芯片立刻切换到低功耗工作模式，减小芯片的工作电流，从而延长内部数据的掉电保持时间。部数据的掉电保持时间。部数据的掉电保持时间。

【技术实现步骤摘要】
一种具有改进结构的低功耗SoC芯片


[0001]本技术涉及SoC芯片
，具体来说，涉及一种具有改进结构的低功耗SoC芯片。

技术介绍

[0002]SOC芯片作为一种集成电路的芯片，因其开发成本低、开发周期短等优势，已经逐渐成为工业界需采用的最主要产品开发方式。而在当前的SOC芯片的设计中，为了提高SOC芯片内处理器的运行速度，已经逐渐地将芯片外部的存储器集成到芯片内，即现有的SOC芯片通常包括处理器、内置存储器和逻辑控制器/模拟控制器等等，其中，所述内置存储器可以采用RAM/ROM存储器，还可以采用Flash程序存储器(可简称Flash存储器)，而由于具体结构和控制逻辑的不同，导致对Flash存储器的控制要比RAM/ROM存储器复杂得多，并且复杂的控制还易导致更大的功耗，影响SOC芯片的整体工作效率。而历来芯片设计中，都有着低功耗等的一般设计要求。而若所设计芯片具有更低的功耗，则能够为该芯片在同类芯片市场中赢得绝对的优势地位。因此，低功耗设计是整个芯片设计过程中的重中之重。
[0003]现有技术中，芯片往往提供多种工作模式来控制工作电流，如待机模式，停机模式等。虽然这些工作模式能减小芯片从1.8V降低到0.7V的这段时间内的工作电流，但是在实际应用中，用户往往不知道供电电源何时会突然掉电，可能在正常工作模式下掉电，也可能在停机模式下，因此，供电电源突然掉电具有一定的不确定性。当供电电源在正常工作模式下掉电，此时芯片耗电电流往往较大，会有百微安级甚至是毫安级的耗电电流，使得电池的剩余电量或者电容内存储的电量迅速放光，而形成一定的损耗。因此需要对芯片电路增加一定的掉电保护结构，避免出现断电、掉电的损害。
[0004]但是，由于保护电路需要时刻检测电源电压的值，故在芯片正常工作后，该电路仍需要一直处于工作的状态，在低功耗的芯片中，需要保证整体欠压保护电路消耗很低的静态电流，为了达到这一目的，传统的保护电路结构中电阻的阻值势必巨大无比，其版图的面积也随之加大，使得芯片的制造成本增大。因此，传统的欠压保护电路已经不适合应用在低功耗芯片中。
[0005]针对相关技术中的问题，目前尚未提出有效的解决方案。

技术实现思路

[0006]针对相关技术中的问题，本技术提出一种具有改进结构的低功耗SoC芯片，以克服现有相关技术所存在的上述技术问题。
[0007]为此，本技术采用的具体技术方案如下：
[0008]一种具有改进结构的低功耗SoC芯片，包括信号输入电压源电路，所述信号输入电压源电路依次连接有掉电保护电路、控制逻辑电路、时钟门控电路、低功耗控制电路及Flash存储器；所述信号输入电压源电路与所述时钟门控电路之间保持信号连接，所述低功耗控制电路与所述控制逻辑电路之间保持信号连接。
[0009]进一步的，所述掉电保护电路包括二极管D1、二极管D2、电阻R1、三极管Q1、电压监测芯片U1；
[0010]其中，电源输入端分别连接所述二极管D1的正极、所述电压监测芯片U1的输入端，所述二极管D1的负极分别连接所述二极管D2的负极、所述电阻R1的一端，所述二极管D2的正极接地，所述电压监测芯片U1的RESET端与所述三极管Q1基极连接，所述电阻R1另一端与所述三极管Q1的集电极连接并作为输出端，所述三极管Q1的发射极接地。
[0011]进一步的，所述电压监测芯片U1的型号为电压监控芯片IMP809。
[0012]进一步的，所述低功耗控制电路包括电阻R2、电阻R3、电阻R4、电阻R5、双向可控硅TR1、二极管D3及三极管Q2；
[0013]其中，所述双向可控硅TR1阳极与所述电阻R3的一端连接作为所述低功耗控制电路的输入端，所述双向可控硅TR1门极与所述电阻R2一端连接并向所述控制逻辑电路输入反馈信号，所述双向可控硅TR1阴极与所述电阻R2另一端以及所述电阻R4的一端连接，所述电阻R4另一端与所述电阻R3另一端连接并分别与所述二极管D3阳极、所述三极管Q2集电极连接，所述二极管D3阴极接地，所述三极管Q2基极接地，所述三极管Q2发射极与所述电阻R5一端连接，所述电阻R5另一端作为所述低功耗控制电路的输出端。
[0014]进一步的，所述低功耗控制电路用于根据所述时钟门控电路的时钟输入，对所述Flash存储器执行扇区擦除或片擦除，并在操作结束后即时反馈擦除结束信号至所述控制逻辑电路。
[0015]进一步的，所述信号输入电压源电路向所述时钟门控电路输入时钟信号，所述控制逻辑电路向所述时钟门控电路输入时钟门控信号。
[0016]本技术的有益效果为：通过改进芯片内部电路结构，增加低功耗的掉电保护电路及控制电路等，能够在保证芯片内部信息、数据处理与计算能力的同时，降低芯片整体的功耗；即能够判断芯片电源电压何时掉电，使芯片发生电源电压掉电后，芯片立刻切换到低功耗工作模式，减小芯片的工作电流，从而延长内部数据的掉电保持时间，解决现有技术中因掉电时间不确定而导致内部存储器在某些情况下保持数据时间短的问题，以及所述芯片还可以有效减小因误触发导致的芯片电流瞬间增大造成的功耗损失；同时增加低功耗控制电路，具备成本低，电路简单，更容易做到集成化，体积小巧的功能优点，并且待机功耗更低，工作能耗小，实用性和通用性更强。
附图说明
[0017]为了更清楚地说明本技术实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0018]图1是根据本技术实施例的一种具有改进结构的低功耗SoC芯片的结构示意图；
[0019]图2是根据本技术实施例的一种具有改进结构的低功耗SoC芯片中掉电保护电路的电路原理图；
[0020]图3是根据本技术实施例的一种具有改进结构的低功耗SoC芯片中低功耗控
制电路的电路原理图。
[0021]图中：
[0022]1、信号输入电压源电路；2、掉电保护电路；3、控制逻辑电路；4、时钟门控电路；5、低功耗控制电路；6、Flash存储器。
具体实施方式
[0023]为进一步说明各实施例，本技术提供有附图，这些附图为本技术揭露内容的一部分，其主要用以说明实施例，并可配合说明书的相关描述来解释实施例的运作原理，配合参考这些内容，本领域普通技术人员应能理解其他可能的实施方式以及本技术的优点，图中的组件并未按比例绘制，而类似的组件符号通常用来表示类似的组件。
[0024]根据本技术的实施例，提供了一种具有改进结构的低功耗SoC芯片。
[0025]现结合附图和具体实施方式对本技术进一步说明，如图1
‑
3所示，根据本技术实施例的具有改进结构的低功耗SoC芯片，包括信号输入电压源电路1，所述信号输入电压源电路1依次连接有掉电保护电路2、控制逻辑电本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种具有改进结构的低功耗SoC芯片，包括信号输入电压源电路(1)，其特征在于：所述信号输入电压源电路(1)依次连接有掉电保护电路(2)、控制逻辑电路(3)、时钟门控电路(4)、低功耗控制电路(5)及Flash存储器(6)；所述信号输入电压源电路(1)与所述时钟门控电路(4)之间保持信号连接，所述低功耗控制电路(5)与所述控制逻辑电路(3)之间保持信号连接。2.根据权利要求1所述的一种具有改进结构的低功耗SoC芯片，其特征在于，所述掉电保护电路(2)包括二极管D1、二极管D2、电阻R1、三极管Q1、电压监测芯片U1；其中，电源输入端分别连接所述二极管D1的正极、所述电压监测芯片U1的输入端，所述二极管D1的负极分别连接所述二极管D2的负极、所述电阻R1的一端，所述二极管D2的正极接地，所述电压监测芯片U1的RESET端与所述三极管Q1基极连接，所述电阻R1另一端与所述三极管Q1的集电极连接并作为输出端，所述三极管Q1的发射极接地。3.根据权利要求2所述的一种具有改进结构的低功耗SoC芯片，其特征在于，所述电压监测芯片U1的型号为电压监控芯片IMP809。4.根据权利要求1所述的一种具有改进结构的低功耗SoC芯片，其特征在于，所述低功耗控制...

【专利技术属性】
技术研发人员：郭小龙，吴海阳，王保根，
申请(专利权)人：江苏金亿达能科技有限公司，
类型：新型
国别省市：