用于连续时间Δ∑模数转换器的片上测试架构制造技术

本公开的实施例涉及用于连续时间Δ∑DELTA SIGMA模数转换器的片上测试架构。一种集成电路包括连续时间Δ∑模数转换器(CTDS ADC)和用于测试CTDS ADC的测试电路。测试电路将多比特数字参考数据转换为单比特数字流。然后，测试电路将单比特数字流传递至有限脉冲响应数模转换器(FIR DAC)。FIR DAC将单比特数字流转换为模拟测试信号。然后，模拟测试信号被传递至CTDSADC。CTDS ADC将模拟测试信号转换为数字测试信号。测试电路分析数字测试数据以确定CTDS ADC的准确性。ADC的准确性。ADC的准确性。

【技术实现步骤摘要】
用于连续时间
Δ∑
模数转换器的片上测试架构

技术介绍


[0001]本公开涉及集成电路，并且更具体地涉及测试集成电路中的模数转换器。
[0002]相关技术的描述
[0003]片上系统(SoC)是具有若干功能子系统的单个集成电路。子系统可以包括微控制器、存储器阵列、数模转换器(DAC)、模数转换器(ADC)、数字信号处理器(DSP)以及各种其他子系统或块。
[0004]测试混合信号子系统通常依赖于功能规范测试。功能规范测试使用专用的自动化测试设备(ATE)来施加适当的测试刺激、检索输出响应、并且处理测试结果。然而，在复杂的SoC或系统级封装(SiP)中，对内部子系统的外部访问是困难的，或直接是不可能的，以有效的方式执行测试操作可能非常具有挑战性。在一些情况下，测试混合信号子系统的成本可能是总制造成本的主要部分。特定类型的ADC的测试可能特别困难。

技术实现思路

[0005]本公开的实施例提供了一种用于测试连续时间Δ∑(CTDS)ADC的高效且有效的测试电路。该测试电路和CTDS ADC是集成电路的一部分。测试本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成电路，包括：测试电路，包括：第一存储器，被配置为存储表示模拟参考信号的数字参考数据；调制器，被配置为接收所述数字参考数据并且将所述数字参考数据转换为单比特数据流；第二存储器，被配置为从所述调制器接收所述单比特数据流并且存储所述单比特数据流；以及有限脉冲响应滤波器，被配置为从所述第二存储器接收所述单比特数据流，并且将所述单比特数据流转换为模拟测试信号。2.根据权利要求1所述的集成电路，还包括连续时间Δ∑模数转换器，所述连续时间Δ∑模数转换器被耦合到所述测试电路并且包括：输入，被配置为从所述测试电路接收所述模拟测试信号；转换电路，被配置为将所述模拟测试信号转换为数字测试数据；以及输出，被配置为输出所述数字测试数据。3.根据权利要求2所述的集成电路，其中所述测试电路被配置为从所述连续时间Δ∑模数转换器接收所述数字测试数据并且基于所述数字测试数据评估所述连续时间Δ∑模数转换器的性能。4.根据权利要求3所述的集成电路，其中所述测试电路包括数字信号处理器，所述数字信号处理器被配置为接收所述数字测试数据并且基于所述数字测试数据确定所述连续时间Δ∑模数转换器的准确性。5.根据权利要求4所述的集成电路，其中所述数字信号处理器被配置为将所述数字测试数据与所述数字参考数据进行比较以确定所述连续时间Δ∑模数转换器的所述准确性。6.根据权利要求1所述的集成电路，其中所述数字参考信号表示以与所述模拟参考信号相关联的奈奎斯特频率的至少两倍的频率被采样的所述模拟参考信号的数字化版本。7.根据权利要求6所述的集成电路，其中所述模拟测试信号与所述模拟参考信号的重建对应。8.根据权利要求6所述的集成电路，其中所述模拟参考信号是正弦波。9.根据权利要求6所述的集成电路，其中所述数字参考信号中的每个样本是多比特数据值，其中所述单比特数据流的比特率比所述模拟参考信号的频率大至少10倍。10.根据权利要求9所述的集成电路，其中所述模拟参考信号的所述频率小于100MHz并且所述比特率大于1Gb/s。11.根据权利要求1所述的集成电路，其中所述有限脉冲响应数模转换器包括多个单比特数模转换器。12.根据权利要求11所述的集成电路，其中所述有限脉冲响应数模转换器包括被串联连接的多个触发器，其中每个单比特数模转换器具有被耦合到相应触发器的数据输出的输入。13.根据权利要求1所述的集成电路，其中所述单比特数据流被传递至所述触发器。14.根据权利要求13所述的集成电路，其中所述有限脉冲响应数模转换器包括多个加法器，所述...

【专利技术属性】
技术研发人员：A，
申请(专利权)人：意法半导体国际有限公司，
类型：发明
国别省市：