列模数转换器及其本地计数法制造技术

本公开提供一种列模数转换器和本地计数法。列模数转换器包含并联的多个模数转换器。模数转换器中的每一个包含比较器和计数电路。比较器将斜坡电压与多个列信号中的一个进行比较以产生比较器输出信号。计数电路通过计数电路的压控振荡器根据基础时钟和比较器输出信号来产生本地时钟，分别对基础时钟和本地时钟进行计数以产生第一计数输出和第二计数输出，且将第一计数输出与第二计数输出组合以产生计数输出。生计数输出。生计数输出。

【技术实现步骤摘要】
列模数转换器及其本地计数法


[0001]本专利技术涉及一种图像传感器，且确切地说，涉及一种列模数转换器(列ADC)及其本地计数法。

技术介绍

[0002]常规CMOS图像传感器(CMOS图像传感器，CIS)一般采用列模数转换器(column analog
‑
to
‑
digital converter；CADC)。CADC通常由多个逐次逼近寄存器模数转换器(successive
‑
approximation register analog
‑
to
‑
digital converters；SAR ADC)或多个单斜率模数转换器(单斜率ADC)构成。每一单斜率ADC接收与像素列相对应的列信号(column signal)，且多个单斜率ADC共用数模转换器(digital
‑
to
‑
analog converter；DAC)、高速时钟发生器以及读出放大器。
[0003]单斜率ADC使用计数器来计算通过将斜坡电压与列信号进行比较所产生的信号的输出长度，以作为ADC的输出。因此，ADC的分辨率取决于可用计数时间和计数频率。然而，计数频率通常受时钟树的负载限制，这增加了ADC在高分辨率下的计数时间。另外，归因于高计数频率，CADC计数器面临功耗的严重挑战。
[0004]由于相关双取样(Correlated Double Sampling；CDS)和高动态范围成像(High Dynamic Range Imaging；HDR)广泛运用于如触控、图像感测以及指纹辨识的应用中，因而导致可用计数时间减少。此外，帧率(frame rate)受ADC的转换时间限制。
[0005]先前技术采用相位延迟(phase delay)以在不提高计数频率的情况下提高ADC的分辨率。举例来说，将3个相位延迟添加到高速时钟的最低有效位(Least Significant Bit；LSB)。即，将位[0]的半周期切割成四个相等部分，以使ADC的分辨率增加2位(bits)。然而，LSB的相位延迟通常由延迟锁相环(delay
‑
locked loop；DLL)或锁相环(phase
‑
locked loop；PLL)产生，这将放大布局区域和功耗。此外，不同相位延迟需要布局中的路径平衡以避免增加ADC的微分非线性度(differential nonlinearity；DNL)，但其将增加布局设计的难度。
[0006]另一先前技术使用本地延迟线(local delay line)以在LSB中产生多个相位，且逻辑电路判定输入信号的转变时间位于哪一相位中，以便根据判定结果输出对应二进制码。然而，其需要额外校正电路来消除PVT变异特性。

技术实现思路

[0007]本专利技术提供一种具有本地计数法的列模数转换器(CADC)，所述本地计数法能够根据比较器输出信号进行本地计数，以便提高计数分辨率且在无校正电路的情况下执行自补偿。
[0008]本专利技术的实施例提供一种列模数转换器。列模数转换器包含并联的多个模数转换器。模数转换器中的每一个接收斜坡电压、多个列信号中的一个以及基础时钟以产生计数输出。模数转换器中的每一个包含比较器和计数电路。比较器配置成将斜坡电压与多个列
信号中的一个进行比较以产生比较器输出信号。计数电路配置成通过计数电路的压控振荡器(VCO)根据基础时钟和比较器输出信号来产生本地时钟，分别对基础时钟和本地时钟进行计数以产生第一计数输出和第二计数输出，且将第一计数输出与第二计数输出组合以产生计数输出。
[0009]本专利技术的实施例提供一种本地计数法。列模数转换器包含并联的多个模数转换器。每一模数转换器的本地计数法包括如下。每一模数转换器将斜坡电压与列信号中的一个进行比较以产生比较器输出信号。每一模数转换器的压控振荡器根据基础时钟和比较器输出信号来产生本地时钟。每一模数转换器分别对基础时钟和本地时钟进行计数以产生第一计数输出和第二计数输出。每一模数转换器将第一计数输出与第二计数输出组合以产生计数输出。
[0010]根据上文，在本专利技术的实施例中，为了应对由时序违规和较长导线造成的频率限制且减小系统复杂度，本专利技术的实施例提供一种具有本地计数法的列模数转换器(CADC)，所述本地计数法能够根据比较器输出信号进行本地计数，以便提高计数分辨率且在无校正电路的情况下执行自补偿。
[0011]为了使本专利技术的上述特征和优势更易理解，如下详细地描述附有图式的实施例。
附图说明
[0012]包含附图以提供对本专利技术的进一步理解，且所述附图并入本说明书中且构成本说明书的一部分。图式示出本专利技术的实施例，且与本说明书一起用以解释本专利技术的原理。
[0013]图1是示出根据本专利技术的实施例的列模数转换器的示意图。
[0014]图2是示出根据本专利技术的实施例的计数电路的电路块图。
[0015]图3是示出根据本专利技术的实施例的压控振荡器的电路块图。
[0016]图4A是示出根据本专利技术的实施例的本地计数的时序图。
[0017]图4B是示出根据本专利技术的实施例的本地计数的时序图。
[0018]图5A是示出根据本专利技术的另一实施例的本地计数的时序图。
[0019]图5B是示出根据本专利技术的另一实施例的本地计数的时序图。
[0020]图6是示出根据本专利技术的另一实施例的本地计数的时序图。
[0021]图7A至图7D是示出根据本专利技术的另一实施例的本地计数的时序图。
[0022]图8是示出根据本专利技术的另一实施例的本地计数的时序图。
[0023]图9是示出根据本专利技术的另一实施例的本地计数的时序图。
[0024]图10是示出根据本专利技术的实施例的本地计数法的流程图。
[0025]附图标号说明
[0026]00、01、10、11：逻辑；
[0027]100：列模数转换器；
[0028]110_1、110_2、110_3、110_N：模数转换器；
[0029]120：数模转换器；
[0030]130：读出放大器；
[0031]140_1：比较器；
[0032]150_1：计数电路；
[0033]160_1：压控振荡器；
[0034]210：主计数电路；
[0035]220：本地计数电路；
[0036]230：边缘检测器；
[0037]240：计数器；
[0038]310：环形振荡器；
[0039]320：分频器；
[0040]330：触发器；
[0041]340：多路复用器；
[0042]1010、S1020：步骤；
[0043]CLKB：基础时钟；
[0044]CLKL1、CLKL2、CLKL3、CLKLN：本地时钟；
[0045]CLKL1_D：分频的本地时钟；本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种列模数转换器，包括并联的多个模数转换器，其中所述模数转换器中的每一个包括：比较器，配置成将对斜坡电压与多个列信号中的一个进行比较以产生比较器输出信号；以及计数电路，配置成通过所述计数电路的压控振荡器根据基础时钟和所述比较器输出信号来产生本地时钟，分别对所述基础时钟和所述本地时钟进行计数以产生第一计数输出和第二计数输出，且合并所述第一计数输出与所述第二计数输出以产生计数输出。2.根据权利要求1所述的列模数转换器，更包括：数
‑
模转换器，配置成产生所述斜坡电压；以及读出放大器，配置成接收由所述模数转换器中的每一个产生的所述计数输出以产生输出。3.根据权利要求1所述的列模数转换器，其中所述计数电路包括：主计数电路，配置成在所述基础时钟和所述比较器输出信号都致能之前，对所述基础时钟进行计数以产生所述第一计数输出；本地计数电路，配置成在所述基础时钟和所述比较器输出信号都致能之后，对所述本地时钟进行计数以产生所述第二计数输出。4.根据权利要求3所述的列模数转换器，其中所述本地计数电路包括：边缘检测器，配置成检测所述基础时钟和所述比较器输出信号的转变时间以产生占空比致能信号和计数致能信号；所述压控振荡器，配置成在根据所述占空比致能信号致能所述压控振荡器时产生所述本地时钟；以及计数器，配置成在根据所述计数致能信号致能所述计数器时对所述本地时钟进行计数以产生所述第二计数输出。5.根据权利要求4所述的列模数转换器，其中所述压控振荡器包括：环形振荡器，包括多个反相器，配置成根据所述反相器的数目和延迟时间来产生初始本地时钟；和分频器，包括触发器和多路复用器，其中所述触发器对所述初始本地时钟进行分频以产生分频的本地时钟，且所述多路复用器根据所述计数致能信号选择所述初始本地时钟或所述分频的本地时钟作为所述本地时钟。6.根据权利要求4所述的列模数转换器，其中当根据所述计数致能信号致能所述计数器时，所述计数器对所述本地时钟进行计数以产生所述第二计数输出的步骤包括：在所述基础时钟的第一周期期间，且当所述基础时钟和所述比较器输出信号都致能时，所述压控振荡器提供具有第一频率的所述本地时钟，所述计数器接收具有所述第一频率的所述本地时钟且对所述本地时钟进行计数，且从与具有所述第一频率的所计数本地时钟相对应的初始值依序增大本地计数值，直到所述基础时钟禁能为止，以产生所述本地计数值的中间值；在所述基础时钟的第二周期期间，且当所述基础时钟和所述比较器输出信号都致能时，所述压控振荡器提供具有第二频率的所述本地时钟，所述计数器接收具有所述第二频率的所述本地时钟且对所述本地时钟进行计数，且从与具有所述第二频率的所述所计数本
地时钟相对应的所述中间值依序减小所述本地计数值，直到所述基础时钟禁能为止，以产生所述本地计数值的最终值，其中所述第一频率大于所述第二频率；以及所述计数器将所述本地计数值的所述最终值与所述本地计数值的所述初始值进行比较以产生所述第二计数输出。7.根据权利要求4所述的列模数转换器，其中当根据所述计数致能信号致能所述计数器时，所述计数器对所述本地时钟进行计数以产生所述第二计数输出的步骤包括：在所述基础时钟的第一周期期间，且当所述基础时钟和所述比较器输出信号都致能时，所述压控振荡器提供具有第一频率的所述本地时钟，所述计数器接收具有所述第一频率的所述本地时钟且对所述本地时钟进行计数，且从与具有所述第一频率的所述所计数本地时钟相对应的初始值依序增大所述本地计数值，直到所述基础时钟禁能为止，以产生所述本地计数值的中间值；当所述基础时钟禁能时，所述压控振荡器立即提供具有第二频率的所述本地时钟，所述计数器接收具有所述第二频率的所述本地时钟且对所述本地时钟进行计数，且从与具有所述第二频率的所述所计数本地时钟相对应的所述中间值依序减小所述本地计数值，直到所述基础时钟的所述第一周期结束为止，以产生所述本地计数值的最终值，其中所述第一频率大于所述第二频率；以及所述计数器将所述本地计数值的所述最终值与所述本地计数值的所述初始值进行比较以产生所述第二计数输出。8.根据权利要求4所述的列模数转换器，其中当根据所述计数致能信号致能所述计数器时，所述计数器对所述本地时钟进行计数以产生所述第二计数输出的步骤包括：在所述基础时钟的第一周期期间，且当所述基础时钟和所述比较器输出信号都致能时，所述压控振荡器提供具有第一频率的所述本地时钟，所述计数器接收具有所述第一频率的所述本地时钟且对所述本地时钟进行计数，且从与具有所述第一频率的所述所计数本地时钟相对应的初始值依序增大所述本地计数值，直到所述基础时钟禁能为止，以产生所述本地计数值的中间值；在所述基础时钟的所述第一周期之后的多个第二周期期间，且当所述基础时钟和所述比较器输出信号都致能时，所述压控振荡器提供具有第三频率的所述本地时钟，所述计数器接收具有所述第三频率的所述本地时钟且对所述本地时钟进行计数，且从与具有所述第三频率的所述所计数本地时钟相对应的所述中间值依序减小所述本地计数值，直到所述基础时钟的所述多个第二周期结束为止，其中所述第一频率大于所述第三频率；以及当所述本地计数值刚好小于或等于作为所述第二计数输出的所述初始值时，所述计数器采用与所述基础时钟的所述多个第二周期中的一个相对应的逻辑值。9.根据权利要求4所述的列模数转换器，其中当根据所述计数致能信号致能所述计数器时，所述计数器对所述本地时钟进行计数以产生所述第二计数输出的步骤包括：在所述基础时钟的第一周期期间，且当所述基础时钟和所述比较器输出信号都致能时，所述压控振荡器提供具有第一频率的所述本地时钟，所述计数器接收具有所述第一频率的所述本地时钟且对所述本地时钟进行计数，且从与具有所述第一频率的所述所计数本地时钟相对应的初始值依序增大所述本地计数值，直到所述基础时钟禁能为止，以产生所述本地计数值的中间值；
在所述基础时钟的多个第二周期之前，对所述本地计数值的所述中间值取补数以获得所述本地计数值的所述中间值的一的补数；在所述基础时钟的所述第一周期之后的所述多个第二周期期间，且当所述基础时钟和所述比较器输出信号都致能时，所述压控振荡器提供具有第三频率的所述本地时钟，所述计数器接收具有所述第三频率的所述本地时钟且对所述本地时钟进行计数，且从与具有所述第三频率的所述所计数本地时钟相对应的所述中间值的所述一的补数依序增大所述本地计数值，直到所述基础时钟的所述多个第二周期结束为止，其中所述第一频率大于所述第三频率；以及当所述本地计数值刚好大于或等于作为所述第二计数输出的所述初始值时，所述计数器采用与所述基础时钟的所述多个第二周期中的一个相对应的逻辑值。10.根据权利要求4所述的列模数转换器，其中当根据所述计数致能信号致能所述计数器时，所述计数器对所述本地时钟进行计数以产生所述第二计数输出的步骤包括：在所述基础时钟的第一周期期间，且当所述基础时钟和所述比较器输出信号都致能时，所述压控振荡器提供具有第一频率的所述本地时钟，所述计数器接收具有所述第一频率的所述本地时钟且对所述本地时钟进行计数，且从与具有所述第一频率的所述所计数本地时钟相对应的初始值依序增大所述本地计数值，直到所述基础时钟禁能为止，以产生所述本地计数值的第一中间值；在所述基础时钟的所述第一周期之后的多个第二周期期间，且当所述基础时钟和所述比较器输出信号都致能时，所述压控振荡器提供具有第三频率的所述本地时钟，所述计数器接收具有所述第三频率的所述本地时钟且对所述本地时钟进行计数，且从与具有所述第三频率的所述所计数本地时钟相对应的所述第一中间值依序减小所述本地计数值，直到所述基础时钟的所述多个第二周期结束为止，以产生所述本地计数值的第二中间值；在所述基础时钟的所述多个第二周期之后的多个第三周期期间，且当所述基础时钟和所述比较器输出信号都致能时，所述压控振荡器提供具有所述第三频率的所述本地时钟，所述计数器接收具有所述第三频率的所述本地时钟且对所述本地时钟进行计数，且从与具有所述第三频率的所...

【专利技术属性】
技术研发人员：夏志朋，张倬炫，连书纬，
申请(专利权)人：联咏科技股份有限公司，
类型：发明
国别省市：