CIS光电二极管及其制备方法技术

本发明专利技术提供一种CIS光电二极管及其制备方法，其中方法包括：提供一其上形成有第一外延层、阻挡层的衬底；刻蚀第一深度的第一外延层；形成保护层；刻蚀第二深度的第一外延层；形成第一厚度的第二外延层；去除所述保护层；形成第二厚度的第二外延层，其中，所述第二厚度的第二外延层在宽度上的尺寸大于所述第一厚度的第二外延层在宽度上的尺寸；对高出阻挡层表面的第二外延层执行CMP工艺；去除阻挡层；对高出所述第一外延层表面的所述第二外延层执行CMP工艺，本申请在解决制备超深光电二极管结构受到深沟槽的深宽比、IMP注入深度和浓度的限制的问题的同时提高了所述第二外延层的晶体质量和厚度均匀性，避免了第二外延层中出现空洞缺陷。空洞缺陷。空洞缺陷。

【技术实现步骤摘要】
CIS光电二极管及其制备方法


[0001]本申请涉及半导体制造
，具体涉及一种CIS光电二极管及其制备方法。

技术介绍

[0002]图像传感器(CMOS Image Sensor，CIS)性能与光电二极管(Photo diode)具有强相关性，COMS图像传感器中，核心的器件是一个缓变结光电二极管，缓变结形成的空间电场体积越大，光电二极管收集光子的能力就越强。目前随着对器件小型化和低功耗的要求越来越高，CIS中光电二极管的面积不断被压缩，为了提高更小面积的光电二极管的光子收集能力，光电二极管的制作向纵向发展，即光电二极管的深度增加，形成超深光电二极管结构。
[0003]传统的光电二极管通常是由光刻工艺、IMP工艺等工艺制备的，但是制备超深光电二极管结构会受到光刻胶的深宽比以及IMP注入深度和浓度的限制，由传统的光刻工艺、IMP工艺等工艺制备存在一定的难度。此外，目前制备出的超深光电二极管结构中，在超深沟槽中形成的外延层容易出现空洞缺陷以及膜层质量缺陷。

技术实现思路

[0004]本申请提供了一种CIS光电二极管及其制备方法，可以解决在超深沟槽中形成的外延层容易出现空洞缺陷以及膜层质量缺陷、制备超深光电二极管结构受到光刻胶的深宽比以及IMP注入深度和浓度的限制等问题中的至少一个问题。
[0005]一方面，本申请实施例提供了一种CIS光电二极管的制备方法，包括：
[0006]提供一衬底，所述衬底上形成有第一外延层以及位于所述第一外延层上的阻挡层；
[0007]刻蚀所述阻挡层至所述第一外延层表面以在所述阻挡层上形成多个开口；
[0008]根据所述开口，刻蚀第一深度的第一外延层以形成第一沟槽；
[0009]形成保护层，所述保护层覆盖所述第一沟槽的底壁和侧壁；
[0010]根据所述开口，刻蚀第二深度的第一外延层以形成第二沟槽；
[0011]形成第一厚度的第二外延层，所述第一厚度的第二外延层填充所述第二沟槽至第一高度；
[0012]去除所述保护层；
[0013]形成第二厚度的第二外延层，所述第二厚度的第二外延层填充所述第二沟槽至第二高度，此时，所述第二外延层的表面高于所述阻挡层的表面，其中，所述第二厚度的第二外延层在宽度上的尺寸大于所述第一厚度的第二外延层在宽度上的尺寸；
[0014]执行CMP工艺以去除高于所述阻挡层表面的所述第二外延层；
[0015]去除所述阻挡层；
[0016]执行CMP工艺以去除高于所述第一外延层表面的所述第二外延层。
[0017]可选的，在所述CIS光电二极管的制备方法中，所述第一外延层的导电类型与所述
第二外延层的导电类型不同。
[0018]可选的，在所述CIS光电二极管的制备方法中，在形成第一厚度的第二外延层，所述第一厚度的第二外延层填充所述第二沟槽至第一高度之后、在去除所述保护层之前，所述CIS光电二极管的制备方法还包括：
[0019]刻蚀所述第一厚度的第二外延层的上表面。
[0020]可选的，在所述CIS光电二极管的制备方法中，所述第二外延层的上表面不高于所述第二沟槽侧壁上的所述保护层的底端。
[0021]可选的，在所述CIS光电二极管的制备方法中，在根据所述开口，刻蚀第一深度的第一外延层以形成第一沟槽的过程中，所述第一深度为1.5μm～2.5μm。
[0022]可选的，在所述CIS光电二极管的制备方法中，在形成第二厚度的第二外延层，所述第二厚度的第二外延层填充所述第二沟槽至第二高度之后，刻蚀的所述第一外延层的深度为3μm～5μm。
[0023]可选的，在所述CIS光电二极管的制备方法中，所述保护层的厚度为10nm～50nm。
[0024]可选的，在所述CIS光电二极管的制备方法中，所述阻挡层上形成的所述开口在宽度上的尺寸为0.3μm～0.5μm；相邻的两个所述开口之间的所述第一外延层在宽度上的尺寸为0.2μm～0.4μm。
[0025]可选的，在所述CIS光电二极管的制备方法中，在执行CMP工艺以去除高于所述第一外延层表面的所述第二外延层之后，所述CIS光电二极管的制备方法还包括：
[0026]形成第三外延层，所述第三外延层覆盖所述第一外延层和所述第二外延层。
[0027]另一方面，本申请实施例还提供了一种CIS光电二极管，包括：
[0028]衬底，所述衬底上形成有第一外延层，所述第一外延层中形成有第二沟槽；
[0029]第一厚度的第二外延层，所述第一厚度的第二外延层填充所述第二沟槽的部分空间；
[0030]第二厚度的第二外延层，所述第二厚度的第二外延层位于所述第一厚度的第二外延层上并且填充所述第二沟槽的剩余空间，其中，所述第二厚度的第二外延层在宽度上的尺寸大于所述第一厚度的第二外延层在宽度上的尺寸。
[0031]本申请技术方案，至少包括如下优点：
[0032]本申请通过分步骤的形式形成深沟槽，并且通过分步骤的形式形成第二外延层，以及在分步形成深沟槽和分步形成第二外延层的各工艺步骤之间穿插形成保护层、去除保护层的步骤，在解决制备超深光电二极管结构受到深沟槽的深宽比、IMP注入深度和浓度的限制的问题的同时提高了所述第二外延层的晶体质量和厚度均匀性，避免了第二外延层中出现空洞缺陷。
附图说明
[0033]为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0034]图1是本专利技术实施例的CIS光电二极管的制备方法的流程图；
[0035]图2
‑
图15是本专利技术实施例的制备CIS光电二极管的各工艺步骤中的半导体结构示意图；
[0036]其中，附图标记说明如下：
[0037]10
‑
衬底，11
‑
第一外延层，20
‑
阻挡层，21
‑
图案化的阻挡层，22
‑
开口，23
‑
第一沟槽，24
‑
第二沟槽，30
‑
保护层，41
‑
第一厚度的第二外延层，42
‑
第二厚度的第二外延层，50
‑
第三外延层。
具体实施方式
[0038]下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
[0039]在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种CIS光电二极管的制备方法，其特征在于，包括：提供一衬底，所述衬底上形成有第一外延层以及位于所述第一外延层上的阻挡层；刻蚀所述阻挡层至所述第一外延层表面以在所述阻挡层上形成多个开口；根据所述开口，刻蚀第一深度的第一外延层以形成第一沟槽；形成保护层，所述保护层覆盖所述第一沟槽的底壁和侧壁；根据所述开口，刻蚀第二深度的第一外延层以形成第二沟槽；形成第一厚度的第二外延层，所述第一厚度的第二外延层填充所述第二沟槽至第一高度；去除所述保护层；形成第二厚度的第二外延层，所述第二厚度的第二外延层填充所述第二沟槽至第二高度，此时，所述第二外延层的表面高于所述阻挡层的表面，其中，所述第二厚度的第二外延层在宽度上的尺寸大于所述第一厚度的第二外延层在宽度上的尺寸；执行CMP工艺以去除高于所述阻挡层表面的所述第二外延层；去除所述阻挡层；执行CMP工艺以去除高于所述第一外延层表面的所述第二外延层。2.根据权利要求1所述的CIS光电二极管的制备方法，其特征在于，所述第一外延层的导电类型与所述第二外延层的导电类型不同。3.根据权利要求1所述的CIS光电二极管的制备方法，其特征在于，在形成第一厚度的第二外延层，所述第一厚度的第二外延层填充所述第二沟槽至第一高度之后、在去除所述保护层之前，所述CIS光电二极管的制备方法还包括：刻蚀所述第一厚度的第二外延层的上表面。4.根据权利要求3所述的CIS光电二极管的制备方法，其特征在于，所述第二外延层的上表面不高于所述第二沟槽侧壁上的所述保护层的底端。5.根据权利...

【专利技术属性】
技术研发人员：赵德鹏，范晓，
申请(专利权)人：华虹半导体无锡有限公司，
类型：发明
国别省市：