跨阻放大器芯片内部电流校准电路及方法技术

本发明专利技术涉及一种跨阻放大器芯片内部电流校准电路及方法，包括检测电阻，其一端连接跨阻放大器芯片的接收信号强度指示引脚，另一端接地；比较器，其两个输入端分别连接跨阻放大器芯片的接收信号强度指示引脚和跨阻放大器芯片内部的带隙基准电压V

【技术实现步骤摘要】
跨阻放大器芯片内部电流校准电路及方法


[0001]本专利技术涉及跨阻放大器芯片
，具体涉及一种跨阻放大器芯片内部电流校准电路，还涉及一种使用该校准电路的校准方法。

技术介绍

[0002]在模拟集成电路中往往需要精确的基准电流为其内部的其它电路模块提供参考电流，由于三极管、电阻等器件存在工艺和温度偏差，导致产生的基准电流不准确。对于光通信系统中的跨阻放大器芯片来说，基准电流不准确会引起增益、带宽、灵敏度、输出摆幅等关键指标的漂移，如何通过校准手段获得高精度的基准电流对其量产设计至关重要。
[0003]传统校准电流的方法是把基准电流经过芯片引脚输出到外部，使用外部的设备测量出电流，再把此电流与理想电流值做对比算出需要补偿的值，并以此控制芯片内部基准电流网络的编码取值。这种方案需要额外的芯片引脚和设备来测试电流。光通信系统中的跨阻放大器芯片一般是和光电探测器PD(photodiode)一起封装在光接收次组件ROSA(receiver optical subassembly)中，ROSA的封装有特定规格，引脚极其有限且具有固定功能，因此采用传统方法难以实现跨阻放大器芯片内部电流的校准。

技术实现思路

[0004]为此，本专利技术所要解决的技术问题在于克服现有技术中难以实现跨阻放大器芯片内部电流的校准，提供一种跨阻放大器芯片内部电流校准电路及方法，在适配常规ROSA封装的前提下，校准跨阻放大器芯片内部基准电流，改善增益、带宽、灵敏度、输出摆幅等关键指标的一致性。
[0005]为解决上述技术问题，本专利技术提供了一种跨阻放大器芯片内部电流校准电路，包括，
[0006]检测电阻，其一端连接跨阻放大器芯片的接收信号强度指示引脚RSSI，另一端接地；
[0007]比较器，其两个输入端分别连接跨阻放大器芯片的接收信号强度指示引脚RSSI和跨阻放大器芯片内部的带隙基准电压V
BG
；
[0008]二进制搜索逻辑模块，其连接所述比较器的输出端，其被配置为根据所述比较器的比较结果输出n位二进制码，所述n位二进制码用于控制待校准电流源阵列的n位编码控制端，n为正整数；
[0009]校准控制开关，其一端连接所述待校准电流源阵列的正极，其另一端连接跨阻放大器芯片的PD阴极偏置引脚PDCA；所述待校准电流源阵列的负极接地。
[0010]在本专利技术的一个实施例中，还包括校准控制逻辑，其被配置为控制所述校准控制开关的闭合或者断开。
[0011]在本专利技术的一个实施例中，所述校准控制逻辑在校准时控制所述校准控制开关闭合，校准结束后控制所述校准控制开关断开。
[0012]在本专利技术的一个实施例中，所述二进制搜索逻辑模块设置为通过异步逻辑电路实现。
[0013]在本专利技术的一个实施例中，所述二进制搜索逻辑模块包括存储单元，所述待校准电流源阵列的校准控制信号作为校准编码锁存至所述存储单元。
[0014]在本专利技术的一个实施例中，所述待校准电流源阵列包括m个二进制权重支路，所述m个二进制权重支路并联连接；所述待校准电流源阵列的n位编码控制端分别对应控制所述m个二进制权重支路，其中m＝n。
[0015]在本专利技术的一个实施例中，所述待校准电流源阵列具有初始电流I
CAL,0
，其最低权重支路具有单位电流I
U
；
[0016]其电流调节范围为[I
CAL,0
‑
(2
n
‑
1)I
U
,I
CAL,0
+(2
n
‑
1)I
U
]，n为二进制搜索逻辑模块输出的二进制码的位数。
[0017]基于相同的专利技术构思，本专利技术还提供一种跨阻放大器芯片内部电流校准方法，使用所述的跨阻放大器芯片内部电流校准电路，包括以下步骤，
[0018]闭合校准控制开关；
[0019]比较器比较V
RSSI
和V
BG
的大小，如果V
RSSI
＞V
BG
，二进制搜索逻辑模块反馈调节待校准电流源阵列以减小其电流；如果V
RSSI
＜V
BG
，二进制搜索逻辑模块反馈调节待校准电流源阵列以增大其电流；其中，V
RSSI
为跨阻放大器芯片接收信号强度指示引脚RSSI电压，V
BG
为跨阻放大器芯片内部的带隙基准电压；
[0020]直至校准结束时，断开所述校准控制开关。
[0021]在本专利技术的一个实施例中，还包括，
[0022]闭合校准控制开关后，
[0023]比较器比较V
RSSI,0
和V
BG
的大小：如果V
BG
＜V
RSSI,0
，所述二进制搜索逻辑模块输出控制信号b
n
‑1＝0，以反馈调节待校准电流源阵列的最高权重支路，使得I
CAL,1
＝I
CAL,0
‑2n
‑1I
U
；如果V
BG
＞V
RSSI,0
，所述二进制搜索逻辑模块输出控制信号b
n
‑1＝1，以反馈调节待校准电流源阵列的最高权重支路，使得I
CAL,1
＝I
CAL,0
+2
n
‑1I
U
；其中，n为二进制搜索逻辑模块输出的二进制码的位数；V
RSSI,0
为跨阻放大器芯片接收信号强度指示引脚的初始电压；I
CAL,0
为待校准电流源阵列的初始电流，I
U
为待校准电流源阵列的最低权重支路具有的单位电流；I
CAL,1
为待校准电流源阵列在第一个校准周期结束后的电流；
[0024]比较器比较V
RSSI,1
和V
BG
的大小：如果V
BG
＜V
RSSI,1
，所述二进制搜索逻辑模块输出控制信号b
n
‑2＝0到，以反馈调节待校准电流源阵列的次最高权重支路，使得I
CAL,2
＝I
CAL,1
‑2n
‑2I
U
；如果V
BG
＞V
RSSI,1
，所述二进制搜索逻辑模块输出控制信号b
n
‑2＝1，以反馈调节待校准电流源阵列的次最高权重支路，使得I
CAL,2
＝I
CAL,1
+2
n
‑2I
U
；其中，V
RSSI,1
为跨阻放大器芯片接收信号强度指示引脚在第一个校准周期结束后的电压；I
CAL,2
为待校准电流源阵列在第二个校准周期结束后的电流；
[0025]直至比较器输出控制本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种跨阻放大器芯片内部电流校准电路，其特征在于：包括，检测电阻，其一端连接跨阻放大器芯片的接收信号强度指示引脚(RSSI)，另一端接地；比较器，其两个输入端分别连接跨阻放大器芯片的接收信号强度指示引脚(RSSI)和跨阻放大器芯片内部的带隙基准电压V
BG
；二进制搜索逻辑模块，其连接所述比较器的输出端，其被配置为根据所述比较器的比较结果输出n位二进制码，所述n位二进制码用于控制待校准电流源阵列的n位编码控制端，n为正整数；校准控制开关，其一端连接所述待校准电流源阵列的正极，其另一端连接跨阻放大器芯片的PD阴极偏置引脚(PDCA)；所述待校准电流源阵列的负极接地。2.根据权利要求1所述的跨阻放大器芯片内部电流校准电路，其特征在于：还包括校准控制逻辑，其被配置为控制所述校准控制开关的闭合或者断开。3.根据权利要求2所述的跨阻放大器芯片内部电流校准电路，其特征在于：所述校准控制逻辑在校准时控制所述校准控制开关闭合，校准结束后控制所述校准控制开关断开。4.根据权利要求1所述的跨阻放大器芯片内部电流校准电路，其特征在于：所述二进制搜索逻辑模块设置为通过异步逻辑电路实现。5.根据权利要求1所述的跨阻放大器芯片内部电流校准电路，其特征在于：所述二进制搜索逻辑模块包括存储单元，所述待校准电流源阵列的校准控制信号作为校准编码锁存至所述存储单元。6.根据权利要求1所述的跨阻放大器芯片内部电流校准电路，其特征在于：所述待校准电流源阵列包括m个二进制权重支路，所述m个二进制权重支路并联连接；所述待校准电流源阵列的n位编码控制端分别对应控制所述m个二进制权重支路，其中m＝n。7.根据权利要求6所述的跨阻放大器芯片内部电流校准电路，其特征在于：所述待校准电流源阵列具有初始电流I
CAL,0
，其最低权重支路具有单位电流I
U
，其电流调节范围为[I
CAL,0
‑
(2
n
‑
1)I
U
,I
CAL,0
+(2
n
‑
1)I
U
]，n为二进制搜索逻辑模块输出的二进制码的位数。8.一种跨阻放大器芯片内部电流校准方法，使用如权利要求1
‑
7任一项所述的跨阻放大器芯片内部电流校准电路，其特征在于：包括以下步骤，闭合校准控制开关；比较器比较V
RSSI
和V
BG
的大小，如果V
RSSI
＞V
BG
，二进制搜索逻辑模块反馈调节待校准电流源阵列以减小其电流；如果V
RSSI
＜V
BG
，二进制搜索逻辑模块反馈调节待校准电流源阵列以增大其电流；其中，V
RSSI
为跨阻放大器芯片接收信号强度指示引脚(RSSI)电压，V
BG
为跨阻放大...

【专利技术属性】
技术研发人员：杨家琪，王明辉，
申请(专利权)人：江苏科大亨芯半导体技术有限公司，
类型：发明
国别省市：