电容可调耦合单元制造技术

本发明专利技术提供一种电容可调耦合单元，其包括：第一量子比特、第二量子比特、可调耦合器以及第一旁路电容；其中，所述第一量子比特和所述可调耦合器均电容耦合至所述第一旁路电容的第一极，所述第一旁路电容的第二极接地，以及所述第二量子比特电容耦合至所述可调耦合器。器。器。

【技术实现步骤摘要】
电容可调耦合单元


[0001]本专利技术总体上涉及多量子比特芯片领域，尤其涉及一种电容可调耦合单元。

技术介绍

[0002]电容可调耦合单元的构型设计在多比特量子芯片的大规模扩展中起到至关重要的作用，其可以实现量子比特间的耦合可调及关断，同时又可以减少比特纠缠门操作中的寄生耦合，从而提高纠缠门的保真度。电容可调耦合单元通常包括三部分，量子比特Q1，量子比特Q2和夹在两个量子比特之间的可调耦合器Qc。通过外加磁通偏置量子比特Q1和量子比特Q2之间的可调耦合器Qc从而调节量子比特Q1和量子比特Q2之间的耦合系数。可以连续地从正到负调节该耦合系数，以完全关断或任意调节量子比特间的耦合大小。
[0003]已有的电容可调耦合单元包含以下两种设计：
[0004](1)量子比特Q1、可调耦合器Qc和量子比特Q2都是接地型transmon形式(参见Y.Fei,et.al.2018PHYS.REV.APPLIED 10,054062)。接地型量子比特是由对地电容和约瑟夫森结形成的非线性电感并联构成。其在指定的电容值下体积更小，在二维芯片上可以节省面积进行大量扩展。但是该电容可调耦合单元不易应用于基于倒装焊技术的三维超导量子芯片的制备，因为很难留出空间进行穿行布线，排布谐振腔等。
[0005](2)引入浮地型transmon作为量子比特或者可调耦合器。这种构型在实现上述功能的同时，又可以通过浮地型量子比特的大尺寸实现大面积的布线(参见E.A.Sete,et.al.2021PHYSICAL REVIEW APPLIED 16,024050)。但是，浮地型量子比特尺寸的增加带来了退相干时间的减小，这将严重制约量子计算机的实现。

技术实现思路

[0006]基于现有技术的上述问题，本专利技术提供了一种电容可调耦合单元，其包括：第一量子比特、第二量子比特、可调耦合器以及第一旁路电容；
[0007]其中，所述第一量子比特和所述可调耦合器均电容耦合至所述第一旁路电容的第一极，所述第一旁路电容的第二极接地，以及所述第二量子比特电容耦合至所述可调耦合器。
[0008]在一个实施例中，所述电容可调耦合单元还包括第二旁路电容，其包括：
[0009]第一极，其电容耦合至所述第二量子比特、所述可调耦合器和所述第一旁路电容的第一极；以及
[0010]第二极，其连接至地。
[0011]在一个实施例中，所述电容可调耦合单元还包括第二旁路电容，其包括：
[0012]第一极，其电容耦合至所述第二量子比特和所述第一旁路电容的第一极；以及
[0013]第二极，其连接至地。
[0014]在一个实施例中，所述第二量子比特经由所述第二旁路电容和所述第一旁路电容电容耦合至所述可调耦合器。
[0015]在一个实施例中，所述第二旁路电容的中间介质层为空气层。
[0016]在一个实施例中，所述第二量子比特电容耦合至所述第一旁路电容的第一极。
[0017]在一个实施例中，所述第一量子比特、所述第二量子比特以及所述可调耦合器不在同一衬底上。
[0018]在一个实施例中，所述第一量子比特、所述第二量子比特，所述可调耦合器以及所述第一旁路电容之间进行有地隔离的电容耦合或者无地直接电容耦合。
[0019]在一个实施例中，所述第一旁路电容的中间介质层为空气层。
[0020]在一个实施例中，所述第一量子比特、所述第二量子比特、所述可调耦合器采用接地型transmon形式或浮地型transmon形式。
[0021]在本专利技术的电容可调耦合单元中，在量子比特与可调耦合器之间引入了旁路电容。旁路电容可以做到很长，这有助于大规模量子比特扩展中的布线、穿孔等。在本专利技术的电容可调耦合单元中，量子比特Q1、量子比特Q2和可调耦合器Qc即可以采用接地型transmon形式，也可以采用浮地型transmon形式。对于采用接地型transmon形式，量子比特的整体面积可以设计的更小，这可以增加量子比特的退相干时间，在倒装焊的设计中也可以减弱两片芯片相互倒扣时在量子比特电容上带来的额外电容增加，极大方便了基于倒装焊的大规模超导量子比特的扩展设计。
附图说明
[0022]图1A是现有技术的接地型transmon量子比特的电路结构示意图。
[0023]图1B是图1A的量子比特的工艺结构的俯视图。
[0024]图1C是沿图1B中的虚线MM
’
的截面图。
[0025]图2A是现有技术的浮地型transmon量子比特的电路结构示意图。
[0026]图2B是图2A的量子比特的工艺结构的俯视图。
[0027]图2C是沿图2B中的虚线NN
’
的截面图。
[0028]图3A是根据本专利技术第一实施例的电容可调耦合单元的电路结构示意图。
[0029]图3B是图3A的电容可调耦合单元的工艺结构的俯视图。
[0030]图4A是根据本专利技术第二实施例的电容可调耦合单元的电路结构示意图。
[0031]图4B是图4A的电容可调耦合单元的工艺结构的俯视图。
[0032]图5A是根据本专利技术第三实施例的电容可调耦合单元的电路结构示意图。
[0033]图5B是图5A的电容可调耦合单元的工艺结构的俯视图。
[0034]图6A是根据本专利技术第四实施例的电容可调耦合单元的电路结构示意图。
[0035]图6B是图6A的电容可调耦合单元的工艺结构的俯视图。
具体实施方式
[0036]为了使本专利技术的目的、技术方案以及优点更加清楚明白，下面将结合附图通过具体实施例对本专利技术作进一步详细说明。应当注意，本专利技术给出的实施例仅用于说明，而不限制本专利技术的范围。
[0037]图1A是现有技术的接地型transmon量子比特的电路结构示意图。接地型transmon量子比特包括并联连接的电容101以及约瑟夫森结102。电容101包括第一极101a，其连接至
约瑟夫森结102的第一极102a；以及第二极101b，其与约瑟夫森结102的第二极102b连接在一起并且接地(GND)。图1B是图1A的量子比特的工艺结构的俯视图，图1C是沿图1B中的虚线MM
’
的截面图。如图1B和1C所示，电容101的第一极101a与约瑟夫森结102的第一极102a连接，电容101的第二极101b为GND，电容101的介质层为空气层。约瑟夫森结102的第二极102b接地，约瑟夫森结102还包括绝缘层102c。
[0038]应当注意，图1A
‑
1C中的接地型transmon量子比特的电路结构仅仅是一种示例性的简化结构，实际应用中可根据需要采用其他形式的电路结构。例如图1A中的约瑟夫森结可以是Squid双结，或者电容101可以采用其他的电容形式(例如两个电容并联的形式)。接地型transmon量子比特应当满足其约瑟夫森结的隧穿能E
J
与电容能E
C
的比本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电容可调耦合单元，其包括：第一量子比特、第二量子比特、可调耦合器以及第一旁路电容；其中，所述第一量子比特和所述可调耦合器均电容耦合至所述第一旁路电容的第一极，所述第一旁路电容的第二极接地，以及所述第二量子比特电容耦合至所述可调耦合器。2.根据权利要求1所述的电容可调耦合单元，其中，所述电容可调耦合单元还包括第二旁路电容，其包括：第一极，其电容耦合至所述第二量子比特、所述可调耦合器和所述第一旁路电容的第一极；以及第二极，其连接至地。3.根据权利要求1所述的电容可调耦合单元，其中，所述电容可调耦合单元还包括第二旁路电容，其包括：第一极，其电容耦合至所述第二量子比特和所述第一旁路电容的第一极；以及第二极，其连接至地。4.根据权利要求3所述的电容可调耦合单元，其中，所述第二量子比特经由所述第二旁路电容和所述第一旁路电容电容耦合至所述可调...

【专利技术属性】
技术研发人员：相忠诚，宋小会，梁珪涵，赵思路，梅铮扬，李想，李力，许凯，范桁，郑东宁，
申请(专利权)人：中国科学院物理研究所，
类型：发明
国别省市：