具有终端保护结构的碳化硅器件的制造方法技术

本公开涉及一种具有终端保护结构的碳化硅器件的制造方法。该方法包括：在衬底上生成第一介质层，衬底的材料包括碳化硅；在衬底中形成碳化硅器件的目标区域，并去除第一介质层，目标区域包括JFET区域、体区域、N型源掺杂区域和P型掺杂区域；在目标区域的上方生成栅极区域，对衬底进行刻蚀形成隔离沟槽；在预设覆盖对象上方形成连续的第二介质层，预设覆盖对象至少为隔离沟槽；其中，碳化硅器件的终端保护结构包括隔离沟槽和第二介质层，隔离沟槽的位置与JFET区域、N型源掺杂区域和P型掺杂区域均不同。所制造出的碳化硅器件中终端保护结构的特征长度短、所占用的器件面积小、性能好、工艺简单，能够减小器件尺寸，降低成本。降低成本。降低成本。

【技术实现步骤摘要】
具有终端保护结构的碳化硅器件的制造方法


[0001]本公开涉及半导体器件制造
，尤其涉及一种具有终端保护结构的碳化硅器件的制造方法。

技术介绍

[0002]高压功率半导体器件一般多设置有终端保护结构，该终端保护结构可以减小局部电场、提高表面击穿电压及可靠性、使器件实际击穿电压更接近平行平面结理想值而专门设计的特殊保护结构。相关技术中，终端保护结构存在长度大、占用芯片面积大、工艺复杂、成本高的问题，例如，击穿电压为1200V左右的器件，其结终端保护结构的尺寸大约为100μm甚至更长。

技术实现思路

[0003]有鉴于此，本公开提出了一种具有终端保护结构的碳化硅器件的制造方法，以解决上述技术问题。
[0004]根据本公开的一方面，提供了一种具有终端保护结构的碳化硅器件的制造方法，包括：
[0005]在衬底上生成第一介质层，所述衬底的材料包括碳化硅；
[0006]在所述衬底中形成所述碳化硅器件的目标区域，并去除所述第一介质层，所述目标区域包括JFET区域、体区域、N型源掺杂区域和P型掺杂区域；
[0007]在所述目标区域的上方生成栅极区域，以及对所述衬底进行刻蚀形成隔离沟槽；
[0008]在预设覆盖对象上方形成连续的第二介质层，完成所述碳化硅器件的制造，所述预设覆盖对象至少包括所述隔离沟槽；
[0009]其中，所述碳化硅器件的终端保护结构包括所述隔离沟槽和所述第二介质层，所述隔离沟槽的位置与所述JFET区域、所述N型源掺杂区域和所述P型掺杂区域均不同。<br/>[0010]在一种可能的实现方式中，所述衬底包括碳化硅层和外延层，所述隔离沟槽的深度大于或等于所述外延层厚度的0.5倍。
[0011]在一种可能的实现方式中，在所述目标区域的上方生成栅极区域，以及对所述衬底进行刻蚀形成隔离沟槽，包括：
[0012]在所述衬底上方依次生成栅介质层和多晶硅层；
[0013]对所述多晶硅层进行刻蚀，以在所述目标区域的上方生成栅极区域；
[0014]对所述衬底和所述栅介质层进行刻蚀形成隔离沟槽；
[0015]其中，所述预设覆盖对象还包括：裸露的所述栅介质层和剩余的所述多晶硅层。
[0016]在一种可能的实现方式中，在所述目标区域的上方生成栅极区域，以及对所述衬底进行刻蚀形成隔离沟槽，包括：
[0017]对所述衬底进行刻蚀形成隔离沟槽；
[0018]在所述衬底上方依次生成栅介质层和多晶硅层；
[0019]对所述多晶硅层进行刻蚀，以在所述目标区域的上方生成栅极区域；
[0020]其中，所述预设覆盖对象还包括：裸露的所述栅介质层和剩余的所述多晶硅层。
[0021]在一种可能的实现方式中，在所述目标区域的上方生成栅极区域，以及对所述衬底进行刻蚀形成隔离沟槽，包括：
[0022]在所述衬底上方形成中间介质层；
[0023]基于所述衬底上方需要覆盖的栅介质层的形状和尺寸，对所述中间介质层进行刻蚀，得到刻蚀后中间介质层；
[0024]在裸露的所述衬底的上方生成栅介质层，以及在所述栅介质层和所述刻蚀后中间介质层上方形成多晶硅层；
[0025]对所述多晶硅层进行刻蚀，以在所述目标区域的上方生成栅极区域；
[0026]依次对所述刻蚀后中间介质层和所述衬底进行刻蚀，形成隔离沟槽；
[0027]其中，若所述衬底上方存在剩余所述刻蚀后中间介质层，则所述预设覆盖对象还包括：裸露的所述栅介质层、剩余的所述多晶硅层和剩余刻蚀后中间介质层。
[0028]在一种可能的实现方式中，所述第一介质层的厚度为和/或
[0029]所述栅介质层的厚度为和/或
[0030]所述多晶硅层的厚度为0.2μm
‑
1μm。
[0031]在一种可能的实现方式中，所述第二介质层的厚度为0.5μm
‑
2.5μm。
[0032]在一种可能的实现方式中，所述中间介质层的厚度为0.2μm
‑
1μm。。
[0033]在一种可能的实现方式中，所述终端保护结构的特征长度为15μm
‑
50μm。
[0034]本公开实施例所提供的具有终端保护结构的碳化硅器件的制造方法，所制造出的碳化硅器件中具有终端保护结构，该终端保护结构能够减小局部电场、提高表面击穿电压及可靠性、使器件实际击穿电压更接近平行平面结理想值，且终端保护结构的特征长度短、所占用的器件面积小、性能好、工艺简单，能够减小碳化硅器件的面积尺寸，降低碳化硅器件的成本。
[0035]根据下面参考附图对示例性实施例的详细说明，本公开的其它特征及方面将变得清楚。
附图说明
[0036]包含在说明书中并且构成说明书的一部分的附图与说明书一起示出了本公开的示例性实施例、特征和方面，并且用于解释本公开的原理。
[0037]图1示出根据本公开一实施例的一种具有终端保护结构的碳化硅器件的制造方法的流程图。
[0038]图2示出根据本公开一实施例的一种具有终端保护结构的碳化硅器件的制造方法中步骤S301和步骤S302的流程示意图。
[0039]图3
‑
图5示出根据本公开一实施例的一种具有终端保护结构的碳化硅器件的制造方法中步骤S303和步骤S304的流程示意图。
[0040]图6示出根据本公开一实施例的一种具有终端保护结构的碳化硅器件的部分结构的结构示意图。
[0041]图7、图8分别示出根据本公开一实施例的一种具有终端保护结构的碳化硅器件对
应的电势分布图和击穿电压曲线图。
具体实施方式
[0042]以下将参考附图详细说明本公开的各种示例性实施例、特征和方面。附图中相同的附图标记表示功能相同或相似的元件。尽管在附图中示出了实施例的各种方面，但是除非特别指出，不必按比例绘制附图。
[0043]在这里专用的词“示例性”意为“用作例子、实施例或说明性”。这里作为“示例性”所说明的任何实施例不必解释为优于或好于其它实施例。
[0044]另外，为了更好的说明本公开，在下文的具体实施方式中给出了众多的具体细节。本领域技术人员应当理解，没有某些具体细节，本公开同样可以实施。在一些实例中，对于本领域技术人员熟知的方法、手段、元件和电路未作详细描述，以便于凸显本公开的主旨。
[0045]本公开实施例所提供的具有终端保护结构的碳化硅器件的制造方法，所制造出的碳化硅器件中具有终端保护结构，该终端保护结构能够减小局部电场、提高表面击穿电压及可靠性、使器件实际击穿电压更接近平行平面结理想值，且终端保护结构的特征长度短、所占用的器件面积小、性能好、工艺简单，能够减小碳化硅器件的面积尺寸，降低碳化硅器件的成本。
[0046]图1示出根据本公开一实施例的一种具有终端保护结构的碳化硅器件的制造方法的流程图。如图1所示，该方法包括：步骤S301
‑
步骤S304。图2本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种具有终端保护结构的碳化硅器件的制造方法，其特征在于，包括：在衬底上生成第一介质层，所述衬底的材料包括碳化硅；在所述衬底中形成所述碳化硅器件的目标区域，并去除所述第一介质层，所述目标区域包括JFET区域、体区域、N型源掺杂区域和P型掺杂区域；在所述目标区域的上方生成栅极区域，以及对所述衬底进行刻蚀形成隔离沟槽；在预设覆盖对象上方形成连续的第二介质层，完成所述碳化硅器件的制造，所述预设覆盖对象至少包括所述隔离沟槽；其中，所述碳化硅器件的终端保护结构包括所述隔离沟槽和所述第二介质层，所述隔离沟槽的位置与所述JFET区域、所述N型源掺杂区域和所述P型掺杂区域均不同。2.根据权利要求1所述的方法，其特征在于，所述衬底包括碳化硅层和外延层，所述隔离沟槽的深度大于或等于所述外延层厚度的0.5倍。3.根据权利要求2所述的方法，其特征在于，在所述目标区域的上方生成栅极区域，以及对所述衬底进行刻蚀形成隔离沟槽，包括：在所述衬底上方依次生成栅介质层和多晶硅层；对所述多晶硅层进行刻蚀，以在所述目标区域的上方生成栅极区域；对所述衬底和所述栅介质层进行刻蚀形成隔离沟槽；其中，所述预设覆盖对象还包括：裸露的所述栅介质层和剩余的所述多晶硅层。4.根据权利要求2所述的方法，其特征在于，在所述目标区域的上方生成栅极区域，以及对所述衬底进行刻蚀形成隔离沟槽，包括：对所述衬底进行刻蚀形成隔离沟槽；在所述衬底上方依次生成栅介质层和多晶硅层；对所述多晶硅层进行刻蚀，以在所述目标区域的上方生成栅极区域...

【专利技术属性】
技术研发人员：黄海涛，张永熙，陈伟，
申请(专利权)人：上海瞻芯电子科技有限公司，
类型：发明
国别省市：