时钟同步方法及其所用的装置制造方法及图纸

一种通过减少同步所需的存储容量而被简化的时钟同步电路。该时钟同步电路包括存储器、写指针产生电路、数据保持检测电路和读指针产生电路。数据保持检测电路检测到存储器中不存在数据时，读指针产生电路将输入或输出时钟中的任一个或全部重新初始化。在完成数据写入存储器的操作后，由写指针产生电路和读指针产生电路更新各指针、并通过往存储器中写入数据或从存储器中读出数据把与输入时钟同步输入的数据和输出时钟同步输出。（*该技术在2019年保护过期，可自由使用*）

【技术实现步骤摘要】

【技术保护点】
时钟同步方法，用于把数据从工作在第一时钟的第一电路通过一个其输入输出端可以被独立访问的存储装置传送到按照第二时钟工作的第二电路，该方法包括： 存储由所述第一存储装置传送的所述数据； 检测存入所述存储装置的所述数据是否为有效数据； 如果判断是肯定的，则响应所述时钟更新所述存储装置的访问指针； 如果判断是否定的，则响应所述时钟重新初始化所述存储装置的所述访问指针；以及 通过用所述访问指针访问所述存储装置，与所述第二时钟同步输出与第一时钟同步输入的数据。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：河内义和，
申请(专利权)人：恩益禧电子股份有限公司，
类型：发明
国别省市：JP[日本]