调速器在线监测模拟信号同步采集与处理方法及系统技术方案

本申请涉及一种调速器在线监测模拟信号同步采集与处理方法及系统，系统包括ARM控制器和FPGA芯片，所述ARM控制器包括2个A72内核和4个A53内核，2个A72内核连接第二千兆网口，在完成Linux系统运行和任务调度的同时实现IEC61850协议传输；4个A53内核连接第一千兆网口，在处理采集数据的同时实现实时处理数据对外传输；A53内核以并行总线通讯方式拓展DDR存储器芯片，并行总线同时连接FPGA芯片，FPGA芯片以串行总线方式拓展5片ADC芯片，第一键相信号和第二键相信号通过专用通讯线连接到A53内核和FPGA芯片。本申请极大的提高了信号采集与处理的能力，响应速度更快、更灵活、更安全。更安全。更安全。

【技术实现步骤摘要】
调速器在线监测模拟信号同步采集与处理方法及系统


[0001]本申请涉及模拟信号采集领域，具体涉及一种调速器在线监测模拟信号同步采集与处理方法及系统。

技术介绍

[0002]水轮机调速器控制系统是电厂二次控制系统中的核心设备。水轮机调速器在线监测控制系统是水轮机控制系统智能化发展方向，一般应用于单机容量100MW
‑
1200MW同步发电机或抽水蓄能机组上，实现同步发电机组模拟信号实时同步采集、高密度录波、计算分析及故障诊断，提高水轮机调速器的工作效率。
[0003]随着同步发电机容量逐步增加，水轮机调速器现场状态量的监测、分析和上传等大数据处理需求日益增加，数据处理精度和处理速度直接关系着在线监测系统后台数据分析和处理结果的准确性。当前，大部分调速器在线监测系统的信号采集采用单一MCU进行ADC芯片控制与数据处理，AD转换、逻辑控制、数据处理、外设交互等等只能严格按任务顺序执行，严重影响信号采集的实时性和系统数据交互的响应速度。

技术实现思路

[0004]本申请实施例的目的在于提供一种调速器在线监测模拟信号同步采集与处理方法及系统，极大提高了调速器应用场合多通道模拟量同步采样速率、处理能力和系统数据交互响应速度。
[0005]为实现上述目的，本申请提供如下技术方案：第一方面，本申请实施例提供一种调速器在线监测模拟信号同步采集与处理系统，包括ARM控制器和FPGA芯片，所述ARM控制器包括2个A72内核和4个A53内核，2个A72内核连接第二千兆网口，在完成Linux系统运行和任务调度的同时实现IEC61850协议传输；4个A53内核连接第一千兆网口，在处理采集数据的同时实现实时处理数据对外传输；A53内核以并行总线通讯方式拓展DDR存储器芯片，并行总线同时连接FPGA芯片，FPGA芯片以串行总线方式拓展5片ADC芯片，第一键相信号和第二键相信号通过专用通讯线连接到A53内核和FPGA芯片。
[0006]所述ARM控制器内的A72内核和A53内核通过芯片内部集成的CCI500总线实现内核功能划分与数据存取共享。
[0007]所述ARM控制器上还连接有静态存储芯片。
[0008]所述ADC芯片为8通道AD7606芯片。
[0009]所述第一键相信号和第二键相信号为24V脉冲输入信号或模拟量电压信号。
[0010]第二方面，本申请实施例提供一种调速器在线监测模拟信号同步采集与处理方法，包括以下具体步骤：S1. ARM控制器A53内核和FPGA芯片检测到第一路键相信号，对第一路键相信号进行脉冲计数或模数转换，获取键相信号的频率或幅值，确定模拟量采样速率；延迟一个或多
个周期后，在键相信号的上升沿同时使能所有ADC芯片；S2.所有ADC芯片对模拟量输入信号进行同步采样和转换；S3. FPGA芯片检测到所有ADC芯片的完成标志，同时读取所有ADC芯片的转换结果，进行傅里叶变换和处理后，将数据通过并行总线存储于DDR存储器；S4.ARM控制器A53内核通过并行总线实时读取DDR存储器内的数据，并进行数据处理、信号还原、故障诊断或仿真分析，并通过千兆网口使用自定义协议直接向外部设备传输数据；S5. ARM控制器A72内核运行Linux并挂载调速器在线监测应用程序，同步调用ARM存储器内经过处理和分析后的数据，通过千兆网口使用IEC61850通用协议将数据传输至外部系统；S6. FPGA芯片在键相信号的下一个上升沿同时使能所有ADC芯片，继续下一轮数据采集；S7. ARM控制器A53内核和FPGA芯片检测到第二路键相信号，停止同步采样。
[0011]所述步骤S2中以8K或16K采样率同步采样。
[0012]与现有技术相比，本专利技术的有益效果是：采用多核ARM控制器和FPGA相结合，实现信号采集的控制、数据存储与读取、数据处理与分析、数据调用与对外传输等多任务并发、独立内核单独控制的方法，内部采用DDR双倍速率同步动态随机存储器进行数据缓存和中转、采用高速并口总线进行内核与内核、内核与外设间的数据交互，极大的提高了信号采集与处理的能力；另外，采用外部键相信号对模拟量同步采样的启停和采样速率进行控制，相比于传统控制方式，响应速度更快、更灵活、更安全。
附图说明
[0013]为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
[0014]图1为本专利技术的总体硬件功能框图；图2为键相信号启动与停止40路模拟信号输入同步采样硬件功能框图；图3为本专利技术的方法流程示意图。
具体实施方式
[0015]下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行描述。应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
[0016]术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
[0017]术语“第一”、“第二”等仅用于将一个实体或者操作与另一个实体或操作区分开来，而不能理解为指示或暗示相对重要性，也不能理解为要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。
[0018]如图1所示，一种调速器在线监测模拟信号同步采集与处理系统，包括ARM控制器1和FPGA芯片2，所述ARM控制器1包括2个A72内核10和4个A53内核11，2个A72内核10连接第二千兆网口9，在完成Linux系统运行和任务调度的同时实现IEC61850协议传输；4个A53内核11连接第一千兆网口8，在处理采集数据的同时实现实时处理数据对外传输；A53内核11以并行总线通讯方式拓展DDR存储器芯片3，并行总线同时连接FPGA芯片2，FPGA芯片2以串行总线方式拓展5片ADC芯片4，第一键相信号5和第二键相信号6通过专用通讯线连接到A53内核11和FPGA芯片2。ARM控制器1采用瑞芯微64位主频为2GHz的六核ARM控制器RK3399，ARM控制器1外部扩展16GB的静态存储芯片7，DDR存储器芯片3为2GB的动态存储器DDR，ARM控制器1的A53内核11、FPGA芯片与DDR存储器芯片3共用同一条并行总线传输可以达到10MByte/秒。
[0019]基于ARM控制器1芯片内部集成的特殊总线CCI500实现的内存数据共享，A72内核10可以同步获取实时数据，完成系统任务调度、数据展示和传输。
[0020]F本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种调速器在线监测模拟信号同步采集与处理系统，其特征在于，包括ARM控制器和FPGA芯片，所述ARM控制器包括2个A72内核和4个A53内核，2个A72内核连接第二千兆网口，在完成Linux系统运行和任务调度的同时实现IEC61850协议传输；4个A53内核连接第一千兆网口，在处理采集数据的同时实现实时处理数据对外传输；A53内核以并行总线通讯方式拓展DDR存储器芯片，并行总线同时连接FPGA芯片，FPGA芯片以串行总线方式拓展5片ADC芯片，第一键相信号和第二键相信号通过专用通讯线连接到A53内核和FPGA芯片。2.根据权利要求1所述的种调速器在线监测模拟信号同步采集与处理系统，其特征在于，所述ARM控制器内的A72内核和A53内核通过芯片内部集成的CCI500总线实现内核功能划分与数据存取共享。3.根据权利要求1所述的种调速器在线监测模拟信号同步采集与处理系统，其特征在于，所述ARM控制器上还连接有静态存储芯片。4.根据权利要求1所述的种调速器在线监测模拟信号同步采集与处理系统，其特征在于，所述ADC芯片为8通道AD7606芯片。5.根据权利要求1所述的种调速器在线监测模拟信号同步采集与处理系统，其特征在于，所述第一键相信号和第二键相信号为24V脉冲输入信号或模拟量电压信号。6.一种调速器在线监测模拟信...

【专利技术属性】
技术研发人员：曾玄，肖权，金学铭，郑伟，高建，黄涛，程小刚，刘强强，
申请(专利权)人：长江三峡能事达电气股份有限公司，
类型：发明
国别省市：