用于谐振器制作的方法、体声波谐振器技术

本申请涉及谐振器技术领域，公开一种用于谐振器制作的方法，包括：刻蚀底电极层，暴露出压电层；利用键合层将刻蚀后的待处理结构与衬底键合，键合层、压电层、底电极层和衬底围合形成空腔；第一区域覆盖压电层上预设的待刻蚀区域；第一区域的面积大于待刻蚀区域的面积；第一区域为键合层与底电极层围合形成的孔所处区域；刻蚀顶电极层，暴露出压电层；第二区域覆盖压电层上预设的待刻蚀区域；第二区域的面积大于待刻蚀区域的面积；第二区域为顶电极层与顶电极层围合形成的孔所处区域。这样，在进行打孔时，只需要对压电层进行打孔，不会使得顶电极层和压电层的边缘不光滑。能够提高制作出的谐振器的ESD能力。本申请还公开一种体声波谐振器。谐振器。谐振器。

【技术实现步骤摘要】
用于谐振器制作的方法、体声波谐振器


[0001]本申请涉及谐振器
，例如涉及一种用于谐振器制作的方法、体声波谐振器。

技术介绍

[0002]通常，体声波谐振器都具有空腔。为了平衡空腔内的气压，通常会在体声波谐振器上设置释放孔或通气孔。同时，为了确保体声波谐振器的性能，在制作完体声波谐振器后，通常会对体声波谐振器施加高压，以测试体声波谐振器的ESD（Electro
‑
Static discharge，静电释放）能力。
[0003]相关技术中，通常在制作完谐振器后，对顶电极层、压电层和底电极层打孔，从而形成释放孔或通气孔。由于是打孔直接贯穿顶电极层、压电层和底电极层这三层，因此顶电极层、压电层和底电极层位于释放孔所处位置的边缘近乎齐平。此时，由于顶电极层、压电层和底电极层位于释放孔位置的边缘近乎齐平，ESD的失效模式会处于压电层位于释放孔所处位置的边缘。而在打孔的过程中，可能造成顶电极层和底电极层位于释放孔所处位置的边缘出现损伤，使得顶电极层和压电层位于释放孔所处位置的边缘不光滑。此时，在对底电极层和顶电极层施加高压的情况下，会使电荷聚集在释放孔所处位置，很容易在释放孔所处位置形成ESD放电，从而导致ESD能力下降。
[0004]在实现本申请实施例的过程中，发现相关技术中至少存在如下问题：现有的制作谐振器的工艺制作出来的谐振器，谐振器的ESD能力较低。

技术实现思路

[0005]为了对披露的实施例的一些方面有基本的理解，下面给出了简单的概括。所述概括不是泛泛评述，也不是要确定关键／重要组成元素或描绘这些实施例的保护范围，而是作为后面的详细说明的序言。
[0006]本专利技术实施例提供一种用于谐振器制作的方法、体声波谐振器，以提高谐振器的ESD能力。
[0007]在一些实施例中，待处理结构包括底电极层、顶电极层和设置在所述底电极层和所述顶电极层之间的压电层；用于谐振器制作的方法，包括：刻蚀所述底电极层，暴露出压电层；利用键合层将刻蚀后的待处理结构与衬底键合，所述键合层、所述压电层、所述底电极层和所述衬底围合形成空腔；第一区域覆盖所述压电层上预设的待刻蚀区域；所述第一区域的面积大于待刻蚀区域的面积；所述第一区域为键合层与底电极层围合形成的孔所处区域；刻蚀所述顶电极层，暴露出压电层；第二区域覆盖所述压电层上预设的待刻蚀区域；所述第二区域的面积大于待刻蚀区域的面积；所述第二区域为顶电极层与顶电极层围合形成的孔所处区域。
[0008]在一些实施例中，所述待处理结构还包括第一钝化层，所述第一钝化层设置在底电极层远离所述压电层的一侧；刻蚀所述底电极层，暴露出压电层，包括：刻蚀所述第一钝
化层和所述底电极层，暴露出压电层。
[0009]在一些实施例中，所述待处理结构还包括第二钝化层，所述第二钝化层设置在顶电极层远离所述压电层的一侧；刻蚀所述顶电极层，暴露出压电层，包括：刻蚀所述顶电极层和所述第二钝化层，暴露出压电层。
[0010]在一些实施例中，刻蚀所述顶电极层，暴露出压电层后，还包括：刻蚀待刻蚀区域，形成释放孔。
[0011]在一些实施例中，所述第一区域的面积小于所述第二区域的面积。
[0012]在一些实施例中，所述第一区域和待刻蚀区域的形状均为圆形；第一孔径差值的一半大于或等于4微米；所述第一孔径差值为第一区域的孔径减去待刻蚀区域的孔径。
[0013]在一些实施例中，所述第二区域和待刻蚀区域的形状均为圆形；第二孔径差值的一半大于或等于4微米；所述第二孔径差值为第二区域的孔径减去待刻蚀区域的孔径。
[0014]在一些实施例中，待刻蚀区域的数量大于或等于2，且待刻蚀区域两两之间的距离大于预设距离。
[0015]在一些实施例中，体声波谐振器，由上述的用于谐振器制作的方法制得。
[0016]在一些实施例中，所述体声波谐振器，包括：压电层，设置在顶电极层和底电极层之间；所述顶电极层，设置有通孔，所述通孔暴露出压电层；所述通孔所处区域为第二区域；所述第二区域覆盖所述压电层上预设的待刻蚀区域；所述第二区域的面积大于待刻蚀区域的面积；所述底电极层，与所述压电层的一端连接，使所述压电层的另一端暴露在所述底电极层外；键合层，与暴露在所述底电极层外的压电层和所述底电极层远离所述压电层的一侧连接；所述键合层与所述底电极层围合形成的孔所处区域为第一区域；所述第一区域覆盖待刻蚀区域；所述第一区域的面积大于待刻蚀区域的面积；衬底，连接所述键合层，使所述键合层、所述压电层、所述底电极层和所述衬底围合形成空腔。
[0017]本专利技术实施例提供一种用于谐振器制作的方法、体声波谐振器。可以实现以下技术效果：通过刻蚀底电极层，暴露出压电层。利用键合层将刻蚀后的待处理结构与衬底键合，键合层、压电层、底电极层和衬底围合形成空腔。第一区域覆盖压电层预设的待刻蚀区域。第一区域的面积大于待刻蚀区域的面积。第一区域为键合层与底电极层围合形成的孔所处区域。刻蚀顶电极层，暴露出压电层。第二区域覆盖压电层上预设的待刻蚀区域。第二区域的面积大于待刻蚀区域的面积。第二区域为顶电极层与顶电极层围合形成的孔所处区域。这样，在刻蚀底电极层和顶电极层时对将要制作释放孔的位置进行避让。在进行打孔时，只需要对压电层进行打孔，不会使得顶电极层和压电层的边缘不光滑。当在底电极层和顶电极层施加高压时，不会导致谐振器的ESD能力下降，从而能够提高制作出的谐振器的ESD能力。同时，由于做了开孔避让，压电层、顶电极层、底电极层三者位于释放孔位置的边缘不齐平，使得在施加高压时，ESD失效需要击穿压电层，同样能够提高谐振器的ESD能力。
[0018]以上的总体描述和下文中的描述仅是示例性和解释性的，不用于限制本申请。
附图说明
[0019]一个或多个实施例通过与之对应的附图进行示例性说明，这些示例性说明和附图并不构成对实施例的限定，附图中具有相同参考数字标号的元件示为类似的元件，附图不构成比例限制，并且其中：
图1是本专利技术实施例提供的一个用于谐振器制作的方法的示意图；图2是本专利技术实施例提供的一个待处理结构的结构示意图；图3是本专利技术实施例提供的一个刻蚀底电极层和第一钝化层后的结构示意图；图4是本专利技术实施例提供的一个键合结构的结构示意图；图5是本专利技术实施例提供的一个刻蚀顶电极层和第二钝化层后的结构示意图；图6是本专利技术实施例提供的一个形成释放孔后的结构示意图；图7是本专利技术实施例提供的第一个ESD弱点位置的示意图；图8是本专利技术实施例提供的第二个ESD弱点位置的示意图；图9是本专利技术实施例提供的第三个ESD弱点位置的示意图示意图；图10是本专利技术实施例提供的第四个ESD弱点位置的示意图示意图；图11是本专利技术实施例提供的第五个ESD弱点位置的示意图示意图；图12是本专利技术实施例提供的一具有两个释放孔的谐振结构的俯视示意图。
[0020]附图标记：1：压电层；2：底电极层；3：顶电极层；4：第一钝化层；5：第二钝化层；6：键合层；7：衬底；8：释放孔；9：空腔区域。
具体实本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于谐振器制作的方法，待处理结构包括底电极层、顶电极层和设置在所述底电极层和所述顶电极层之间的压电层；其特征在于，用于谐振器制作的方法包括：刻蚀所述底电极层，暴露出压电层；利用键合层将刻蚀后的待处理结构与衬底键合，所述键合层、所述压电层、所述底电极层和所述衬底围合形成空腔；第一区域覆盖所述压电层上预设的待刻蚀区域；所述第一区域的面积大于待刻蚀区域的面积；所述第一区域为键合层与底电极层围合形成的孔所处区域；刻蚀所述顶电极层，暴露出压电层；第二区域覆盖所述压电层上预设的待刻蚀区域；所述第二区域的面积大于待刻蚀区域的面积；所述第二区域为顶电极层与顶电极层围合形成的孔所处区域。2.根据权利要求1所述的方法，其特征在于，所述待处理结构还包括第一钝化层，所述第一钝化层设置在底电极层远离所述压电层的一侧；刻蚀所述底电极层，暴露出压电层，包括：刻蚀所述第一钝化层和所述底电极层，暴露出压电层。3.根据权利要求1所述的方法，其特征在于，所述待处理结构还包括第二钝化层，所述第二钝化层设置在顶电极层远离所述压电层的一侧；刻蚀所述顶电极层，暴露出压电层，包括：刻蚀所述顶电极层和所述第二钝化层，暴露出压电层。4.根据权利要求1至3任一项所述的方法，其特征在于，刻蚀所述顶电极层，暴露出压电层后，还包括：刻蚀待刻蚀区域，形成释放孔。5.根据权利要求1至3任一项所述的方法，其特征在于，所述第一区域的面积小于所述第二区域的面积。6.根据权利要求1至3...

【专利技术属性】
技术研发人员：ꢀ七四专利代理机构，
申请(专利权)人：深圳新声半导体有限公司，
类型：发明
国别省市：