一种IRIG-B型码解码系统技术方案

本发明专利技术公开了一种IRIG

【技术实现步骤摘要】
一种IRIG
‑
B型码解码系统


[0001]本专利技术涉及电力系统领域中的时间同步技术，具体涉及一种IRIG
‑
B型码解码系统。

技术介绍

[0002]时间同步对于通信、制造、电力系统等与电网、微电网、可再生能源相关的许多行业都是非常重要的，因为它可以为系统中各类运行设备提供准确的时间基准。IRIG时间编码作为通用的国际标准，被广泛应用于时间信息传输系统中。世界上大多数国家都采用导航卫星授时和测距全球定位系统(GPS)来实现系统的时间同步。在这些国家，标准时间是使用全球定位系统接收器的世界时(UTC)。由于目前GPS接收机使用IRIG
‑
B码输出标准时间，加之IRIG
‑
B码本身携带27个控制码元，易于实现控制。因此，IRIG
‑
B被广泛应用于军用网络、电网等特种网络。
[0003]目前，基于单片机的IRIG
‑
B的终端解码设计，需要实现大量的外围电路，所以电路比较复杂，而且一旦设计完成，电路很难进行优化和修改，不符合电子技术的发展趋势。

技术实现思路

[0004]本针对上述问题，本专利技术提供了一种基于现场可编程门阵列(FPGA)的IRIG
‑
B解码系统。
[0005]为解决上述技术问题，本专利技术所采用的技术方案是：
[0006]一种IRIG
‑
B型码解码系统，包括边沿判断模块、时钟计数器模块、码元判断模块、起始位判断模块、码元计数模块、时间码解析模块和PPS信号输出模块；所述时钟计数模块分别与边沿判断模块、码元判断模块相连；码元计数模块分别与PPS信号输出模块、时间解码模块、起始位判断模块相连；码元判断模块分别与起始位判断模块和时间解码模块相连。
[0007]所述边沿判断模块用于判断IRIG
‑
B码的上升沿和下降沿，并产生标志位；所述时钟计数器模块具有使能端，使能端处于高电平时开始对时钟进行计数；所述码元判断模块根据时钟计数器模块的计数值判断码元的类型为“1”、“0”还是“P”码元；所述起始位判断模块用于根据码元判断模块的输出判断IRIG
‑
B码一帧数据的开始，并发出起始标志信号；所述码元计数模块用于对码元进行计数；所述时间信息解码模块根据码元判断模块和码元计数模块的输出解析出时间信息“秒”、“分”、“时”、“天”的信息；所述PPS信号输出模块根据码元计数模块的计数值输出秒脉冲信号，即1PPS。
[0008]进一步地，所述时间信息包括“秒”、“分”、“时”、“天”的信息。
[0009]进一步地，所述时钟计数器模块在IRIG
‑
B码的高电平时以y MHz频率的时钟clk为基准时钟开始计数，每个时钟上升沿时钟计数值加一；在IRIG
‑
B为低电平时停止计数并清零时钟计数值。
[0010]进一步地，所述起始位判断模块，利用一个两位的移位寄存器，在IRIG
‑
B码的下降沿时判断是否为“P”码元，若为“P”码元存入移位寄存器的值为“1”，若不是“P”码元则存入
“
0”，再利用组合逻辑当移位寄存器中所存入的值都为“1”时发出起始标志信号。
[0011]进一步地，所述边沿判断模块的由第一和第二D触发器级联连而成，第一D触发器的输出端接到第二D触发器的输入端，第一D触发器输入端为IRIG
‑
B码；根据第一和第二D触发器的输出判断边沿类型：当第一D触发器的输出为“1”，第二D触发器的输出为“0”时，判断为上升沿；当第一D触发器的输出为“0”，第二D触发器的输出为“1”时，判断为下降沿。
[0012]进一步地，所述码元计数模块在起始位判断模块发出起始标志信号且出现IRIG
‑
B码的上升沿标志时，清零码元计数值；出现IRIG
‑
B码的下降沿标时，码元计数值加一。
[0013]进一步地，所述时钟计数模块和码元判断模块确定码元“0”和码元“1”，由此得到时间信息的二进制数；根据起始位判断模块可以得到一帧数据的起始位置，同时清零码元计数模块；码元计数模块根据计数值输出1PPS。时间码解析模块工作流程如下：接收码元计数模块的计数值和码元判断模块判断出确定的码元类型。根据码元计数模块的值，确定“秒”、“分”、“时”、“天”的信息对应的二进制数。，当码元计数值满且有上升沿信号产生时时输出时间信息。
[0014]进一步地，所述PPS信号输出模块在码元计数值为99且出现IRIG
‑
B码的上升沿标志时，输出1PPS，其与第二个“P”码元上升沿对齐。
[0015]进一步地，所述边沿判断模块、时钟计数器模块、码元判断模块、起始位判断模块、码元计数模块、时间码解析模块和PPS信号输出模块基于FPGA实现。
[0016]进一步地，所述边沿判断模块、时钟计数器模块、码元判断模块、起始位判断模块、码元计数模块、时间码解析模块和PPS信号输出模块基于FPGA实现。
[0017]与现有技术相比，本专利技术有益效果如下：以FPGA芯片作为主要控制芯片，外围电路较少，利用FPGA可编程特点可以持续优化，同时由于电路的并行特性，不影响对其他任务的处理，提高系统的稳定性和灵活性。
附图说明
[0018]图1是本专利技术实例的结构原理示意图；
[0019]图2是本专利技术实例中所述方法的码元检测流程图。
具体实施方式
[0020]为了使本专利技术的内容、目的更加清楚，下面结合附图对本专利技术的实施方式作具体说明。
[0021]本专利技术一种IRIG
‑
B型码解码系统，如图1所示，包括：边沿判断模块、时钟计数器模块、码元判断模块、起始位判断模块、码元计数模块、时间码解析模块和PPS信号输出模块。所述时钟计数模块分别与边沿判断模块、码元判断模块相连；码元计数模块分别与PPS信号输出模块、时间解码模块、起始位判断模块相连；码元判断模块与起始位判断模块和时间解码模块相连。所述时钟计数模块设有计数使能位。
[0022]所诉边沿判断模块用于判断IRIG
‑
B码的上升沿和下降沿并产生标志位；所述时钟计数器模块对时钟进行计数，其具有使能端，使能端处于高电平时计数器开始计数；所述码元判断模块根据时钟计数的值判断出码元的类型为“1”、“0”还是“P”码元；所述起始位判断模块用于判断两个连续的“P”码元，记录为IRIG
‑
B码一帧数据的开始；所述码元计数模块用
于对码元进行计数；时间信息解码模块根据每次码元判断模块和码元计数模块的值解析出“秒”、“分”、“时”、“天”的信息；所述PPS信号输出模块根据码元计数模块的值输出1PPS(秒脉冲)。
[0023]所述时钟计数器模块在IRIG
‑
B码的高电平时以y MHz频率的时钟clk为基准时钟开始计数，每个时钟上升沿时钟计数值加一；在IR本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种IRIG
‑
B型码解码系统，其特征在于，包括边沿判断模块、时钟计数器模块、码元判断模块、起始位判断模块、码元计数模块、时间码解析模块和PPS信号输出模块；所述时钟计数模块分别与边沿判断模块、码元判断模块相连；码元计数模块分别与PPS信号输出模块、时间解码模块、起始位判断模块相连；码元判断模块分别与起始位判断模块和时间解码模块相连；所述边沿判断模块用于判断IRIG
‑
B码的上升沿和下降沿，并产生标志位；所述时钟计数器模块具有使能端，使能端处于高电平时开始对时钟进行计数；所述码元判断模块根据时钟计数器模块的计数值判断码元的类型为“1”、“0”还是“P”码元；所述起始位判断模块用于根据码元判断模块的输出判断IRIG
‑
B码一帧数据的开始，并发出起始标志信号；所述码元计数模块用于对码元进行计数；所述时间信息解码模块根据码元判断模块和码元计数模块的输出解析出时间信息“秒”、“分”、“时”、“天”的信息；所述PPS信号输出模块根据码元计数模块的计数值输出秒脉冲信号，即1PPS。2.根据权利要求1所述的解码系统，其特征在于，所述时间信息包括“秒”、“分”、“时”、“天”的信息。3.根据权利要求1所述的解码系统，其特征在于，所述时钟计数器模块在IRIG
‑
B码的高电平时以y MHz频率的时钟clk为基准时钟开始计数，每个时钟上升沿时钟计数值加一；在IRIG
‑
B为低电平时停止计数并清零时钟计数值。4.根据权利要求1所述的解码系统，其特征在于，所述起始位判断模块，利用一个两位的移位寄存器，在IRIG
...

【专利技术属性】
技术研发人员：王强，荣亚迪，吴胜华，
申请(专利权)人：南京邮电大学，
类型：发明
国别省市：