交错式有源位线感测制造技术

本文公开了交错式有源位线感测。系统、设备和方法可以提供向NAND存储器中的偶数位线施加第一组控制信号并在偶数感测时间段期间感测偶数位线的电压电平的技术。该技术还可以向NAND存储器中的奇数位线施加第二组控制信号，并在奇数感测时间段期间感测奇数位线的电压电平，其中，在偶数感测时间段和奇数感测时间段之间的交错时间段到期之后，施加第二组控制信号。制信号。制信号。

【技术实现步骤摘要】
交错式有源位线感测


[0001]实施例总体涉及存储器结构。更具体而言，实施例涉及存储器结构中的交错式有源位线(ABL)感测。

技术介绍

[0002]多电平NAND型闪存存储器(“NAND存储器”)可以被组织成多个单元，每个单元包含多个数据位并且可以通过位线(列)和字线(行)的阵列来访问。在这样的情况下，每个单元的位的数量可以取决于在(多个)编程操作期间能够实现多少不同电压电平。例如，为了支持每个单元两个位，可以调用四个电压电平，以便在一和零的四种可能组合(11、01、00、10)之间做出区分。此外，给定单元的阈值电压(V
t
)可以指示单元中存储的数据。随着不同读取电平的数量增加到例如五电平单元(PLC)编码(例如，在5V范围内覆盖三十二个电压电平)，即使微小的阈值电压偏移也可能导致错误的电平被读取。此外，在当前的读取方案中，相邻位线的阈值电压可能会显著影响所选位线的表观阈值电压。结果，可能会遇到读取错误，这对性能具有负面影响。
附图说明
[0003]通过阅读以下说明书和所附权利要求并参考以下附图，实施例的各种优点对本领域的技术人员将变得显而易见，在附图中：
[0004]图1是用于感测电路的示例的常规控制信号波形的示意图；
[0005]图2是用于常规控制方案的示例和根据实施例的控制方案的对应控制信号波形的比较框图；
[0006]图3是用于根据替代实施例的控制方案的示例的控制信号波形图；
[0007]图4是用于常规控制方案的示例和根据实施例的控制方案的比较电压电平波形图；
[0008]图5是根据实施例的操作存储器芯片控制器的方法的示例的流程图；以及
[0009]图6是根据实施例的性能增强的计算系统的示例的框图。
具体实施方式
[0010]现在转向图1，针对耦合到NAND存储器单元的串12的位线(BL)，示出了感测电路10和常规有源位线(ABL，也称为所有位线)信令方案11。在例示的示例中，在时间t0，位线钳位(“BLClamp”)晶体管14和第一预充电(“Pre1”)晶体管16被激活，这导致电流从V
cc
流经第一预充电晶体管16和位线钳位晶体管14并为位线预充电。在时间t1，第二预充电(“Pre2”)晶体管18和隔离(“ISO”)晶体管20被激活，以为感测电容器22预充电并继续为位线预充电。第二预充电晶体管18可以在时间t2被去激活，同时向感测电容器22施加提升电压。为位线预充电的操作将一直继续到时间t3，使得BL电压基本稳定，并且通过BL的电流等于单元电流(I
单元
)。
[0011]在例示的示例中，第一预充电晶体管16在时间t3被去激活，这开始了用于比较器24的感测时间段(t
感测
)。于是，取决于串12中的所选NAND存储器单元的阈值电压，单元可以在感测时间段期间从感测电容器22汲取电流。此外，如果节点26处的电压在感测时间段期间下降过低，则例示的第一预充电晶体管16将接通以使BL电压的下降以及与相邻位线的耦合最小化。在时间t4，隔离晶体管20可以被去激活，并且比较器24可以确定感测电容器22两端的电压与参考电压(V
ref
)之间的差。因为感测电容器22两端的电压与从感测电容器22汲取的电流的量成比例，所以例示的比较器24能够确定单元的值是零还是一。
[0012]在例示的示例中，所有位线同时被预充电，并且同时在所有位线上发生感测。如将要更详细论述的，在例示的解决方案中，相邻位线的阈值电压可能显著影响所选位线的表观阈值电压。实际上，随着不同读取电平的数量增加到例如PLC编码(例如，在5V范围内覆盖三十二个电压电平)，即使微小的阈值电压偏移也可能导致错误的电平被读取。结果，可能会遇到读取错误，这对性能具有负面影响。
[0013]图2示出了常规方案，其中，一组页缓冲器(PB)32(例如，包括感测电路、锁存器等)接收单一的一组预充电和隔离控制信号，所述预充电和隔离控制信号被施加到所有位线34。相比而言，增强解决方案36向NAND存储器中的偶数位线施加第一组控制信号38(38a，38b)，并且向NAND存储器中的奇数位线施加第二组控制信号40(40a，40b)。在实施例中，在偶数感测时间段和奇数感测时间段之间的交错时间段(“t”，代表所施加的交错的量)到期之后，施加第二组控制信号40。在一个示例中，在交错时间段到期之后施加第二组控制信号40减少了偶数位线和奇数位线中的噪声。交错时间段还可以显著减少与被屏蔽的有源位线(ABL)感测有关的读取时间。
[0014]更具体而言，第一组控制信号38可以包括由偶数预充电晶体管共享的偶数预充电信号38a以及由偶数隔离晶体管共享的偶数隔离信号38b。在例示的示例中，偶数预充电信号38a去激活偶数预充电晶体管(例如，导致从偶数感测电容器汲取单元电流)，并且偶数隔离信号38b在已经去激活了偶数预充电晶体管之后去激活偶数隔离晶体管(例如，导致偶数感测电容器与存储器单元隔离)。此外，第二组控制信号40可以包括由奇数预充电晶体管共享的奇数预充电信号40a以及由奇数隔离晶体管共享的奇数隔离信号40b。在实施例中，奇数预充电信号40a去激活奇数预充电晶体管，并且奇数隔离信号40b在已经去激活奇数预充电晶体管之后去激活奇数隔离晶体管。例示的增强解决方案36相对于被屏蔽的ABL感测而言是有利的，因为整个信令方案11(图1)不需要针对奇数位线重复第二次。相反，在偶数感测时间段和奇数感测时间段之间插入可忽略的交错时间段。
[0015]图3示出了替代的信令方法，其中，在第二组控制信号52(52a，52b)被施加到奇数位线之前，第一组控制信号50(50a，50b)的偶数预充电信号50a在时间t0激活偶数预充电晶体管。例示的解决方案消除了在偶数位线和奇数位线的感测之间可能存在的任何失配。更具体而言，奇数预充电信号52a在偶数感测时间段54期间为高，并且偶数预充电信号50a在奇数感测时间段56期间为高。这样的方法可以通过更精确的读取操作来进一步增强性能。
[0016]图4示出了一组常规的电压波形60(60a
‑
60c)和一组增强的电压波形62(62a
‑
62c)。在例示的常规组60中，第一电压波形60a(对应于BL+1)和第三电压波形60c(对应于BL
‑
1)中的与感测相关的波动在第二电压波形60b中导致噪声。例如，第二电压波形60b从预期电平64波动到实际电平66。相反，增强组62包括第一电压波形62a(对应于偶数BL)和第三
电压波形62c(对应于偶数BL)，它们具有的与感测相关的波动不会导致第二电压波形62b在偶数感测时间段70期间从预期电平68发生波动。类似地，第二电压波形62b中的与感测相关的波动不会导致第一电压波形62a或第三电压波形62c在奇数感测时间段76期间从预期电平72、74发生波动。
[0017]图5示出了操作存储器芯片控制器的方法80。方法80可本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器芯片控制器，包括：一个或多个衬底；以及耦合到所述一个或多个衬底的逻辑单元，其中，所述逻辑单元至少部分地实施在可配置硬件或固定功能硬件中的一个或多个中，并且耦合到所述一个或多个衬底的所述逻辑单元将：向NAND存储器中的偶数位线施加第一组控制信号；在偶数感测时间段期间感测所述偶数位线的电压电平；向所述NAND存储器中的奇数位线施加第二组控制信号；以及在奇数感测时间段期间感测所述奇数位线的电压电平，其中，在所述偶数感测时间段和所述奇数感测时间段之间的交错时间段到期之后，施加所述第二组控制信号。2.根据权利要求1所述的存储器芯片控制器，其中，在所述交错时间段到期之后施加所述第二组控制信号将减小所述偶数位线和所述奇数位线中的噪声。3.根据权利要求1所述的存储器芯片控制器，其中，所述第一组控制信号包括由偶数预充电晶体管共享的偶数预充电信号以及由偶数隔离晶体管共享的偶数隔离信号。4.根据权利要求3所述的存储器芯片控制器，其中，所述偶数预充电信号将去激活所述偶数预充电晶体管，并且所述偶数隔离信号将在已经去激活所述偶数预充电晶体管之后去激活所述偶数隔离晶体管。5.根据权利要求4所述的存储器芯片控制器，其中，所述偶数预充电信号将在向所述奇数位线施加所述第二组控制信号之前激活所述偶数预充电晶体管。6.根据权利要求1到5中任一项所述的存储器芯片控制器，其中，所述第二组控制信号将包括由奇数预充电晶体管共享的奇数预充电信号以及由奇数隔离晶体管共享的奇数隔离信号。7.根据权利要求6所述的存储器芯片控制器，其中，所述奇数预充电信号将去激活所述奇数预充电晶体管，并且所述奇数隔离信号将在已经去激活所述奇数预充电晶体管之后去激活所述奇数隔离晶体管。8.一种计算系统，包括：片上系统(SoC)；以及耦合到所述SoC的固态驱动器，所述固态驱动器包括NAND存储器和存储器芯片控制器，其中，所述存储器芯片控制器包括逻辑单元，所述逻辑单元用于：向所述NAND存储器中的偶数位线施加第一组控制信号，在偶数感测时间段期间感测所述偶数位线的电压电平，向所述NAND存储器中的奇数位线施加第二组控制信号，并且在奇数感测时间段期间感测所述奇数位线的电压电平，其中，在所述偶数感测时间段和所述奇数感测时间段之间的交错时间段到期之后，施加所述第二组控制信号。9.根据权利要求8所述的计算系统，其中，在所述交错时间段到期之后施加所述第二组控制信号将减小所述偶数位线和所述奇数位线中的噪声。10.根据权利要求8所述的计算系统，其中，所述第一组控制信号将包括由偶数预充电晶体管共享的偶数预充...

【专利技术属性】
技术研发人员：A，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：