半导体封装件及其制造方法技术

提供了半导体封装件和制造半导体封装件的方法。所述半导体封装件包括：第一再分布基板；连接基板，所述连接基板位于所述第一再分布基板上并且具有穿透所述连接基板的第一开口和第二开口；半导体芯片，所述半导体芯片位于所述第一再分布基板上并且位于所述连接基板的所述第一开口中；芯片模块，所述芯片模块位于所述第一再分布基板上并且位于所述连接基板的所述第二开口中；以及模制层，所述模制层覆盖所述半导体芯片、所述芯片模块和所述连接基板。所述芯片模块包括内基板和位于所述内基板上的第一无源器件。在所述第二开口中，所述模制层在所述内基板上覆盖所述第一无源器件。件。件。

【技术实现步骤摘要】
半导体封装件及其制造方法
[0001]相关申请的交叉引用
[0002]本申请要求于2021年4月19日向韩国知识产权局提交的韩国专利申请No.10
‑
2021
‑
0050353的优先权，其公开内容通过引用整体并入本文。


[0003]本专利技术构思涉及半导体封装件及其制造方法，并且更具体地，涉及包括无源器件的半导体封装件及其制造方法。

技术介绍

[0004]半导体封装件被提供以实现要适合于在电子产品中使用的集成电路芯片。随着电子行业的最近发展，半导体封装件被多样地开发以达到紧凑尺寸、小重量和/或低制造成本的目标。半导体芯片的尺寸随半导体芯片的高度集成而变得更小。对于具有小尺寸的半导体芯片，焊料球可以能难以粘附、处理和测试。另外，当半导体芯片具有各种尺寸时，用于容纳此类半导体芯片的各种安装板可以能是必要的。扇出面板级封装件被提出以解决如上所述的这些问题。在扇出面板半导体封装件的情况下，再分布线的面积大于半导体芯片的面积，因此与半导体芯片的利用相比，此类扇出面板半导体封装件的面积往往增加。

技术实现思路

[0005]本专利技术构思的一些示例实施例提供一种具有改进的结构稳定性的半导体封装件及其制造方法。
[0006]本专利技术构思的一些示例实施例提供一种具有增加的布线自由度的半导体封装件及其制造方法。
[0007]本专利技术构思的一些示例实施例提供一种制造半导体封装件的方法，该方法减少缺陷的发生。
[0008]本专利技术构思的目的不限于上面提及的，并且本领域技术人员将从以下描述中清楚地理解上面尚未提及的其他目的。
[0009]根据本专利技术构思的一些示例实施例，一种半导体封装件可以包括：第一再分布基板；位于所述第一再分布基板上的连接基板，所述连接基板包括穿透所述连接基板的第一开口和第二开口；半导体芯片，所述半导体芯片位于所述第一再分布基板上并且设置在所述连接基板的所述第一开口中；芯片模块，所述芯片模块位于所述第一再分布基板上并且设置在所述连接基板的所述第二开口中；以及模制层，所述模制层覆盖所述半导体芯片、所述芯片模块和所述连接基板。所述芯片模块可以包括内基板和位于所述内基板上的第一无源器件。在所述第二开口中，所述模制层可以在所述内基板上覆盖所述第一无源器件。
[0010]根据本专利技术构思的一些示例实施例，一种半导体封装件可以包括：第一再分布基板；安装在所述第一再分布基板上的半导体芯片；位于所述第一再分布基板上的芯片模块，所述芯片模块与所述半导体芯片水平地间隔开；位于所述第一再分布基板上的模制层，所
述模制层围绕所述半导体芯片和所述芯片模块；位于所述模制层上的第二再分布基板；设置在所述模制层中并且将所述第一再分布基板连接到所述第二再分布基板的连接端子；以及位于所述第一再分布基板的底表面上的外部端子。所述芯片模块可以包括内基板和安装在所述内基板上的第一器件。
[0011]根据本专利技术构思的一些示例实施例，一种制造半导体封装件的方法可以包括：形成芯片模块；在连接基板中形成穿透所述连接基板的第一开口和第二开口；在所述连接基板下方设置载体基板；将半导体芯片设置到所述第一开口中并且将所述芯片模块设置到所述第二开口中；通过在所述半导体芯片、所述芯片模块和所述连接基板上涂覆模制构件来形成模制层；去除所述载体基板以暴露所述半导体芯片的底表面、所述芯片模块的底表面和所述连接基板的底表面；以及在所述半导体芯片、所述芯片模块和所述连接基板下方形成再分布基板。形成所述芯片模块的步骤可以包括：设置内基板；使用内连接端子在所述内基板的顶表面处的第一连接盘上安装无源器件；以及通过使用所述内基板的底表面处的第二连接盘来检查所述无源器件的操作。
附图说明
[0012]图1示出了显示出根据本专利技术构思的一些示例实施例的半导体封装件的截面图。
[0013]图2至图6示出了显示出根据本专利技术构思的一些示例实施例的半导体封装件的芯片模块的放大截面图。
[0014]图7示出了显示出根据本专利技术构思的一些示例实施例的半导体封装件的截面图。
[0015]图8示出了显示出根据本专利技术构思的一些示例实施例的半导体封装件的芯片模块的放大截面图。
[0016]图9至图11示出了显示出根据本专利技术构思的一些示例实施例的半导体封装件的截面图。
[0017]图12至图21示出了显示出根据本专利技术构思的一些示例实施例的制造半导体封装件的方法的截面图。
具体实施方式
[0018]图1示出了显示出根据本专利技术构思的一些示例实施例的半导体封装件的截面图。图2至图6示出了图1中描绘的部分A的放大截面图，以显示出根据本专利技术构思的一些示例实施例的半导体封装件的芯片模块。
[0019]参考图1，可以设置第一再分布基板100。第一再分布基板100可以包括堆叠在彼此上的一个或更多个基板布线层。基板布线层可以各自包括第一基板介电层110和位于第一基板介电层110中的第一基板布线图案120。一个基板布线层的第一基板布线图案120可以电连接到另一基板布线层的第一基板布线图案120。
[0020]第一基板介电层110可以包括介电聚合物或光可成像介电(PID)聚合物或者可以由介电聚合物或PID聚合物形成。例如，光可成像介电聚合物可以包括光敏聚酰亚胺、聚苯并恶唑(PBO)、酚醛聚合物和苯并环丁烯聚合物中的一种或更多种。最下面的基板布线层的第一基板介电层110可以用作保护第一再分布基板100中的第一基板布线图案120的保护层。
[0021]第一基板布线图案120可以设置在第一基板介电层110中。第一基板布线图案120可以在第一基板介电层110中水平地延伸。例如，第一基板布线图案120可以是基板布线层的焊盘或信号线。第一基板布线图案120可以是用于第一再分布基板100中的水平再分布的部件。第一基板布线图案120可以设置在第一基板介电层110的上部中。第一基板布线图案120可以具有在第一基板介电层110的顶表面处暴露的顶表面。第一基板布线图案120可以包括导电材料或者可以由导电材料形成。例如，第一基板布线图案120可以包括铜(Cu)或者可以由铜(Cu)形成。最下面的基板布线层的第一基板布线图案120可以用作外部端子140耦接到的焊盘。
[0022]第一基板通路130可以设置在第一基板布线图案120上。第一基板通路130可以是用于相邻的基板布线层的第一基板布线图案120之间的垂直连接的部件。第一基板通路130可以是用于最上面的基板布线层的第一基板布线图案120与将在下面讨论的半导体芯片300的芯片焊盘302或将在下面讨论的芯片模块400的第一连接盘(land)422之间的连接的部件。例如，第一基板通路130可以设置在第一基板布线图案120的一部分的顶表面上。第一基板通路130可以从第一基板布线图案120的顶表面穿透到上方的基板布线层的第一基板介电层110，并且可以耦接到上方的基板布线层中的第一基板布线图案120的底表面。第一基板通路130可以从第一基板布线图案120的顶表面穿本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体封装件，所述半导体封装件包括：第一再分布基板；连接基板，所述连接基板位于所述第一再分布基板上，所述连接基板包括穿透所述连接基板的第一开口和第二开口；半导体芯片，所述半导体芯片设置在所述第一再分布基板上并且设置在所述连接基板的所述第一开口中；芯片模块，所述芯片模块设置在所述第一再分布基板上并且设置在所述连接基板的所述第二开口中；以及模制层，所述模制层覆盖所述半导体芯片、所述芯片模块和所述连接基板，其中，所述芯片模块包括：内基板；以及第一无源器件，所述第一无源器件位于所述内基板上，并且其中，在所述第二开口中，所述模制层在所述内基板上覆盖所述第一无源器件。2.根据权利要求1所述的半导体封装件，其中，所述内基板包括芯部和成对的第一连接盘，其中，所述成对的第一连接盘设置在所述芯部的底表面上并且在所述芯部的所述底表面上彼此间隔开，其中，所述第一无源器件设置在所述芯部的在所述成对的第一连接盘之间的区域上，其中，所述第一无源器件至少通过成对的内连接端子电连接到所述内基板，并且其中，所述成对的内连接端子中的每个内连接端子介于所述成对的第一连接盘中的对应的第一连接盘与所述第一无源器件的相对边缘中的对应的边缘之间。3.根据权利要求2所述的半导体封装件，其中，所述成对的内连接端子中的每个内连接端子接触所述成对的第一连接盘中的所述对应的第一连接盘的上表面和所述第一无源器件的所述相对边缘中的所述对应的边缘。4.根据权利要求2所述的半导体封装件，其中，所述第一无源器件包括电容器，其中，所述电容器包括陶瓷主体和成对的电极，所述成对的电极分别位于所述陶瓷主体的相对的侧表面上，并且其中，所述成对的内连接端子中的每个内连接端子将所述成对的电极中的对应的电极连接到所述成对的第一连接盘中的对应的第一连接盘。5.根据权利要求2所述的半导体封装件，其中，所述内基板还包括设置在所述芯部的顶表面处并且彼此间隔开的成对的第二连接盘，并且其中，所述成对的第一连接盘分别与所述成对的第二连接盘垂直地对齐。6.根据权利要求2所述的半导体封装件，其中，所述内基板包括：芯部，所述芯部包括顶表面和底表面；成对的垂直连接端子，所述成对的垂直连接端子穿透所述芯部；以及下堆积部，所述下堆积部位于所述底表面上，所述下堆积部具有连接到所述成对的垂
直连接端子的多条布线线路。7.根据权利要求2所述的半导体封装件，其中，所述内基板包括：芯部，所述芯部包括顶表面和底表面；以及下保护图案，所述下保护图案覆盖所述芯部的所述底表面，并且其中，所述成对的第一连接盘穿透所述下保护图案以连接到所述芯部的所述底表面。8.根据权利要求6所述的半导体封装件，其中，所述第一无源器件包括在所述第二开口中设置在所述芯部上的电容器，所述电容器安装在所述成对的第一连接盘上并且与所述芯部的所述顶表面接触。9.根据权利要求1所述的半导体封装件，其中，所述内基板包括：芯部，所述芯部包括顶表面和底表面；成对的垂直连接端子；以及上堆积部和下堆积部，所述上堆积部和所述下堆积部分别位于所述顶表面和所述底表面上，并且经由所述成对的垂直连接端子彼此电连接。10.根据权利要求9所述的半导体封装件，其中，所述内基板还包括：腔，所述腔形成在所述芯部处；以及第二无源器件，所述第二无源器件设置在所述腔中，所述第二无源器件电连接到所述上堆积部和所述下堆积部中的至少一者。11.根据权利要求1所述的半导体封装件，其中，所述内基板包括：芯部，所述芯部包括顶表面和底表面；多个第一连接盘，所述多个第一连接盘位于所述芯部的所述顶表面处；多个第二连接盘，所述多个第二连接盘位于所述芯部的所述底表面处；以及多个垂直连接端子，所述多个垂直连接端子垂直地穿透所述芯部，所述多个垂直连接端子中的每个垂直连接端子将所述多个第一连接盘中的对应的第一连接盘连接到所述多个第二...

【专利技术属性】
技术研发人员：金相昱，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：