突波抑制电路、功率转换器，及其控制方法技术

本发明专利技术实施例提供一种突波抑制电路、功率转换器，及突波抑制电路的控制方法，所述突波抑制电路包括：一宽带隙晶体管、一第一晶体管、一钳位电路，以及一电容器。宽带隙晶体管为耗尽型。第一晶体管串联耦接至宽带隙晶体管。钳位电路可提供一电位差，并耦接至宽带隙晶体管和第一晶体管之间的一共同节点。电容器可提供一供应电位给钳位电路。当第一晶体管为关闭状态时，电容器将能回收共同节点处的突波能量。本发明专利技术实施例提供的突波抑制电路、功率转换器，及突波抑制电路的控制方法，能够降低突波干扰、回收突波能量和增加系统稳定度。回收突波能量和增加系统稳定度。回收突波能量和增加系统稳定度。

【技术实现步骤摘要】
突波抑制电路、功率转换器，及其控制方法


[0001]本专利技术涉及一种突波抑制电路、功率转换器，及突波抑制电路的控制方法，特别涉及一种可节省能源的突波抑制电路、功率转换器，及突波抑制电路的控制方法。

技术介绍

[0002]随着半导体制程的进步，宽带隙(Wide Bandgap)的功率装置有越来越普及地应用方式。然而，在先前一些电路设计中，宽带隙的功率装置与其搭配的晶体管却有容易产生突波(Spike)的缺点，其将导致额外的功率消耗，同时造成整体系统的稳定度降低。有鉴于此，势必要提出一种全新的解决方案，以克服先前技术所面临的困境。

技术实现思路

[0003]在较佳实施例中，本专利技术提出一种突波抑制电路，包括：一宽带隙晶体管，其中所述宽带隙晶体管为耗尽型；一第一晶体管，串联耦接至所述宽带隙晶体管；一钳位电路，提供一电位差，并耦接至所述宽带隙晶体管和所述第一晶体管之间的一共同节点；以及一电容器，提供一供应电位给所述钳位电路；以及其中当所述第一晶体管为关闭状态时，所述电容器将能回收所述共同节点处的突波能量。
[0004]在一些实施例中，所述突波抑制电路还包括：一控制电路，根据所述供应电位来产生一选择电位，使得所述突波抑制电路操作于一初始模式或一稳定模式。
[0005]在一些实施例中，所述供应电位加上所述电位差大于所述宽带隙晶体管的一临界电位的一绝对值。
[0006]在一些实施例中，所述宽带隙晶体管具有一控制端、一第一端，以及一第二端，所述宽带隙晶体管的所述控制端耦接至一控制节点，所述宽带隙晶体管的所述第一端耦接至所述共同节点，而所述宽带隙晶体管的所述第二端系耦接至一外部节点。
[0007]在一些实施例中，所述第一晶体管具有一控制端、一第一端，以及一第二端，所述第一晶体管的所述控制端用于接收一脉冲宽度调制电位，所述第一晶体管的所述第一端耦接至一连接节点，而所述第一晶体管的所述第二端耦接至所述共同节点。
[0008]在一些实施例中，所述突波抑制电路还包括：一第一电阻器，具有一第一端和一第二端，其中所述第一电阻器的所述第一端耦接至所述连接节点，而所述第一电阻器的所述第二端耦接至一接地电位。
[0009]在一些实施例中，所述电容器具有一第一端和一第二端，所述电容器的所述第一端耦接至一供应节点以输出所述供应电位，而所述电容器的所述第二端耦接至一接地电位。
[0010]在一些实施例中，所述突波抑制电路还包括：一低压差稳压器，耦接至所述供应节点，其中所述低压差稳压器用于稳定所述供应电位。
[0011]在一些实施例中，所述钳位电路包括：一第一齐纳二极管，具有一阳极和一阴极，其中所述第一齐纳二极管之所述阳极系耦接至所述供应节点，而所述第一齐纳二极管的所
述阴极耦接至一内部节点；以及一第一二极管，具有一阳极和一阴极，其中所述第一二极管的所述阳极耦接至所述共同节点，而所述第一二极管的所述阴极耦接至所述内部节点。
[0012]在一些实施例中，所述突波抑制电路还包括：一第二齐纳二极管，具有一阳极和一阴极，其中所述第二齐纳二极管的所述阳极耦接至一接地电位，而所述第二齐纳二极管的所述阴极耦接至所述控制节点。
[0013]在一些实施例中，所述突波抑制电路还包括：一第二晶体管，具有一控制端、一第一端，以及一第二端，其中所述第二晶体管的所述控制端用于接收所述选择电位，所述第二晶体管的所述第一端耦接至一接地电位，而所述第二晶体管的所述第二端耦接至所述控制节点；以及一大电阻器，具有一第一端和一第二端，其中所述大电阻器的所述第一端耦接至所述控制节点，而所述大电阻器的所述第二端耦接至所述共同节点。
[0014]在一些实施例中，所述控制电路具有磁滞特性，当所述供应电位上升至一启动阈值时，所述选择电位即变为高逻辑电平，而当所述供应电位下降至一关闭阈值时，所述选择电位即变为低逻辑电平。
[0015]在一些实施例中，所述控制电路包括：一分压电路，包括串联耦接的一第二电阻器和一第三电阻器，其中所述分压电路根据所述供应电位来产生一分压电位；一磁滞比较器，比较所述分压电位与一第一阈值或一第二阈值，以产生一比较电位；以及一反相器，将所述比较电位反相，以产生所述选择电位。
[0016]在一些实施例中，所述宽带隙晶体管具有一控制端、一第一端，以及一第二端，所述宽带隙晶体管的所述控制端耦接至一接地电位，所述宽带隙晶体管的所述第一端耦接至所述共同节点，而所述宽带隙晶体管的所述第二端耦接至一外部节点。
[0017]在一些实施例中，所述突波抑制电路还包括：一切换器，具有一第一端和一第二端，并根据所述选择电位来进行控制，其中所述切换器的所述第一端耦接至所述供应节点，而所述切换器的所述第二端耦接至所述内部节点；其中在所述初始模式中，所述切换器会导通，而在所述稳定模式中，所述切换器会断开。
[0018]在另一较佳实施例中，本专利技术提出一种功率转换器，包括一变压器，根据一输入电位来产生一输出电位；以及一突波抑制电路，耦接至所述变压器，并包括：一宽带隙晶体管，其中所述宽带隙晶体管为耗尽型；一第一晶体管，串联耦接至所述宽带隙晶体管；一钳位电路，提供一电位差，并耦接至所述宽带隙晶体管和所述第一晶体管之间的一共同节点；以及一电容器，提供一供应电位给所述钳位电路；其中当所述第一晶体管为关闭状态时，所述电容器将能回收所述共同节点处的突波能量。
[0019]在一些实施例中，所述功率转换器为一返激式转换器，并支持通用串行总线供电。
[0020]在一些实施例中，所述变压器包括：一主线圈，具有一第一端和一第二端，其中所述主线圈的所述第一端用于接收所述输入电位，而所述主线圈的所述第二端耦接至所述宽带隙晶体管；一副线圈，具有一第一端和一第二端，其中所述副线圈的所述第一端耦接至一输出节点，而所述副线圈的所述第二端耦接至一接地电位；以及一辅助线圈，具有一第一端和一第二端，其中所述辅助线圈的所述第一端耦接至一反馈节点，而所述辅助线圈的所述第二端耦接至所述接地电位。
[0021]在一些实施例中，所述功率转换器，还包括：一低压差稳压器，用于稳定所述供应电位；一第二二极管，具有一阳极和一阴极，其中所述第二二极管的所述阳极耦接至所述反
馈节点，而所述第二二极管的所述阴极耦接至所述低压差稳压器；以及一第三二极管，具有一阳极和一阴极，其中所述第三二极管的所述阳极耦接至所述输出节点，而所述第三二极管的所述阴极用于输出所述输出电位。
[0022]在另一较佳实施例中，本专利技术提出一种突波抑制的控制方法，包括下列步骤：将一宽带隙晶体管串联耦接至一第一晶体管，其中宽带隙晶体管为耗尽型；通过一钳位电路，提供一电位差，其中所述钳位电路耦接至所述宽带隙晶体管和所述第一晶体管之间的一共同节点；以及通过一电容器，提供一供应电位给所述钳位电路；其中当所述第一晶体管为关闭状态时，所述电容器将能回收所述共同节点处的突波能量。
附图说明
[0023]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种突波抑制电路，其特征在于，包括：一宽带隙晶体管，其中所述宽带隙晶体管为耗尽型；一第一晶体管，串联耦接至所述宽带隙晶体管；一钳位电路，提供一电位差，并耦接至所述宽带隙晶体管和所述第一晶体管之间的一共同节点；以及一电容器，提供一供应电位给所述钳位电路；以及其中当所述第一晶体管为关闭状态时，所述电容器将能回收所述共同节点处的突波能量。2.如权利要求1所述的突波抑制电路，其特征在于，还包括：一控制电路，根据所述供应电位来产生一选择电位，使得所述突波抑制电路操作于一初始模式或一稳定模式。3.如权利要求1所述的突波抑制电路，其特征在于，所述供应电位加上所述电位差大于所述宽带隙晶体管的一临界电位的一绝对值。4.如权利要求2所述的突波抑制电路，其特征在于，所述宽带隙晶体管具有一控制端、一第一端，以及一第二端，所述宽带隙晶体管的所述控制端耦接至一控制节点，所述宽带隙晶体管的所述第一端耦接至所述共同节点，而所述宽带隙晶体管的所述第二端系耦接至一外部节点。5.如权利要求1所述的突波抑制电路，其特征在于，所述第一晶体管具有一控制端、一第一端，以及一第二端，所述第一晶体管的所述控制端用于接收一脉冲宽度调制电位，所述第一晶体管的所述第一端耦接至一连接节点，而所述第一晶体管的所述第二端耦接至所述共同节点。6.如权利要求5所述突波抑制电路，其特征在于，还包括：一第一电阻器，具有一第一端和一第二端，其中所述第一电阻器的所述第一端耦接至所述连接节点，而所述第一电阻器的所述第二端耦接至一接地电位。7.如权利要求2所述的突波抑制电路，其特征在于，所述电容器具有一第一端和一第二端，所述电容器的所述第一端耦接至一供应节点以输出所述供应电位，而所述电容器的所述第二端耦接至一接地电位。8.如权利要求7所述的突波抑制电路，其特征在于，还包括：一低压差稳压器，耦接至所述供应节点，其中所述低压差稳压器用于稳定所述供应电位。9.如权利要求7所述的突波抑制电路，其特征在于，所述钳位电路包括：一第一齐纳二极管，具有一阳极和一阴极，其中所述第一齐纳二极管之所述阳极系耦接至所述供应节点，而所述第一齐纳二极管的所述阴极耦接至一内部节点；以及一第一二极管，具有一阳极和一阴极，其中所述第一二极管的所述阳极耦接至所述共同节点，而所述第一二极管的所述阴极耦接至所述内部节点。10.如权利要求4所述的突波抑制电路，其特征在于，还包括：一第二齐纳二极管，具有一阳极和一阴极，其中所述第二齐纳二极管的所述阳极耦接至一接地电位，而所述第二齐纳二极管的所述阴极耦接至所述控制节点。11.如权利要求4所述的突波抑制电路，其特征在于，还包括：
一第二晶体管，具有一控制端、一第一端，以及一第二端，其中所述第二晶体管的所述控制端用于接收所述选择电位，所述第二晶体管的所述第一端耦接至一接地电位，而所述第二晶体管的所述第二端耦接至所述控制节点；以及一大电阻器，具有一第一端和一第二端，其中所述大电阻器的所述第一端耦接至所述控制节点，而所述大电阻器的所述第二端耦接至所述共同节点。12.如权利要求2所述的突波抑制电路，其特征在于，所述控制电路具有磁滞特性，当所述供应电位上升至一启动阈值时...

【专利技术属性】
技术研发人员：唐健夫，林梓诚，杨大勇，
申请(专利权)人：立锜科技股份有限公司，
类型：发明
国别省市：