一种印制电路板制造技术

本实用新型专利技术提供一种印制电路板，所述印制电路板包括：封装芯片和至少两个连接器，其中：所述封装芯片连接不同连接器的走线分布于不同的板层；在所述封装芯片连接其中一个所述连接器时，使过孔背钻形成所述封装芯片到该连接器的高速通路，并将其他连接器对应的所述板层的铜壁钻掉。本实用新型专利技术通过封装芯片连接不同连接器的走线分布于不同的板层；在所述封装芯片连接其中一个所述连接器时，并通过不同深度的背钻，使过孔背钻形成封装芯片到该连接器的高速通路，并将其他连接器对应的板层的铜壁钻掉，达到不需要做两块或多块印制电路板,就能满足高速走线连接两个(或更多)连接器的应用，从而达到降低成本的效果。从而达到降低成本的效果。从而达到降低成本的效果。

【技术实现步骤摘要】
一种印制电路板


[0001]本技术涉及电子电路
，特别是涉及印制电路板


技术介绍

[0002]如图1所示，印制电路板上在设置有封装芯片110和两个连接器(例如图1中所示的连接器120和连接器130)时，从封装芯片110到连接器120的信号分布在靠近底层，从封装芯片110到连接器130的信号层分布在靠近顶层；走线1为从连接器120的焊盘(pad)连接到过孔(via)的走线，走线2为封装芯片110连接到过孔(via)的走线；走线3为过孔(via)到连接器130的走线。
[0003]其中，连接器120上面的走线会连接到另外一块印制电路板(PCB)或者线缆(Cable)，而连接器130上面的走线同样会连接到另一块印制电路板(PCB)或者线缆(Cable)。
[0004]如何避免上述连接方式导致的高速线无法达到正常效果的问题，让封装芯片110和连接器120之间及封装芯片110和连接器130之间的高速线都可以正常工作成为本领域技术人员亟待解决的技术问题。

技术实现思路

[0005]鉴于以上所述现有技术的缺点，本技术的目的在于提供一种印制电路板，用于在一个印制电路板上连接不同连接器时对高速线的走线进行优化。
[0006]为实现上述目的及其他相关目的，本技术提供一种印制电路板，包括：封装芯片和至少两个连接器，其中：所述封装芯片连接不同连接器的走线分布于不同的板层；在所述封装芯片连接其中一个所述连接器时，使过孔背钻形成所述封装芯片到该连接器的高速通路，并将其他连接器对应的所述板层的铜壁钻掉。
[0007]于本技术的一实施例中，所述连接器包括第一连接器和第二连接器；所述封装芯片到所述第一连接器的走线布设于所述印制电路板的第一板层，所述封装芯片到所述第二连接器的走线布设于所述印制电路板的第二板层。
[0008]于本技术的一实施例中，在所述封装芯片连接所述第一连接器时，使过孔背钻形成所述封装芯片到所述第一连接器的高速通路，并将所述第二板层的铜壁钻掉；
[0009]在所述封装芯片连接所述第二连接器时，使过孔背钻形成所述封装芯片到所述第二连接器的高速通路，并将所述第一板层的铜壁钻掉。
[0010]于本技术的一实施例中，所述第一板层位于所述第二板层的下方时：在所述封装芯片连接所述第一连接器时，过孔的背钻从第一层开始到第一板层上面的层结束，且将所述第二板层的铜壁钻掉，使得过孔背钻形成所述封装芯片到所述第一连接器的高速通路，第一连接器在所述过孔处保持连接，而第二连接器在所述过孔处断开连接；在所述封装芯片连接所述第二连接器时，过孔的背钻从第N层开始到第二层下面的层结束，且将所述第一板层和所述印制电路板的底层的铜壁钻掉，使得过孔背钻形成所述封装芯片到所述第二
连接器的高速通路，所述第二连接器在所述过孔处保持连接，而所述第一连接器在所述过孔处断开连接，其中，N为印制电路板的总层数。
[0011]于本技术的一实施例中，在所述第一板层位于所述第二板层的上方时：在所述封装芯片连接所述第二连接器时，过孔的背钻从第一层开始到第二板层上面的层结束，且将所述第一板层的铜壁钻掉，使得过孔背钻形成所述封装芯片到所述第二连接器的高速通路，第二连接器在所述过孔处保持连接，而第一连接器在所述过孔处断开连接；在所述封装芯片连接所述第一连接器时，过孔的背钻从第N层开始到第一层下面的层结束，且将所述第二板层和所述印制电路板的底层的铜壁钻掉，使得过孔背钻形成所述封装芯片到所述第一连接器的高速通路，所述第一连接器在所述过孔处保持连接，而所述第二连接器在所述过孔处断开连接，其中，N为印制电路板的总层数。
[0012]如上所述，本技术的一种印制电路板具有以下有益效果：
[0013]本技术通过封装芯片连接不同连接器的走线分布于不同的板层；在所述封装芯片连接其中一个所述连接器时，并通过不同深度的背钻，使过孔背钻形成封装芯片到该连接器的高速通路，并将其他连接器对应的板层的铜壁钻掉，达到不需要做两块或多块印制电路板,就能满足高速走线连接两个(或更多)连接器的应用，从而达到降低成本的效果。
附图说明
[0014]图1显示为印制电路板上配置有两个连接器连接区域时的整体结构示意图；
[0015]图2显示为本技术的印制电路板中配置有两个连接器连接区域时的走线连接示意图；
[0016]图3显示为本技术的印制电路板中封装芯片连接第一连接器时实现的高速通路有效的背钻孔示意图；
[0017]图4显示为本技术的印制电路板中封装芯片连接第二连接器时实现的高速通路有效的背钻孔示意图。
具体实施方式
[0018]以下由特定的具体实施例说明本技术的实施方式，熟悉此技术的人士可由本说明书所揭露的内容轻易地了解本技术的其他优点及功效。
[0019]请参阅图1至图4。须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本技术可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本技术所能产生的功效及所能达成的目的下，均应仍落在本技术所揭示的
技术实现思路
得能涵盖的范围内。同时，本说明书中所引用的如“上”、“下”、“左”、“右”、“中间”及“一”等的用语，亦仅为便于叙述的明了，而非用以限定本技术可实施的范围，其相对关系的改变或调整，在无实质变更
技术实现思路
下，当亦视为本技术可实施的范畴。
[0020]本实施例的目的在于提供一种印制电路板，用于解决在一个印制电路板上连接不同连接器时高速线无法正常工作的技术问题。
[0021]以下将详细阐述本实施例的一种印制电路板原理及实施方式，使本领域技术人员
不需要创造性劳动即可理解本实施例的一种印制电路板。
[0022]如图1所示，本实施例提供一种印制电路板，所述印制电路板包括：封装芯片和至少两个连接器。
[0023]其中，所述封装芯片采用球栅阵列封装(BGA，Ball Grid Array Package)或栅格阵列封装(LGA，Land Grid Array)。
[0024]其中，所述印制电路板的过孔有VIPPO(Via
‑
In
‑
Pad Plated Over，在焊盘上钻过孔)过孔和非VIPPO过孔(常规通孔)种孔类型，本实施例中，所述印制电路板的背面布设的为VIPPO过孔。
[0025]具体地，于本实施例中，所述封装芯片连接不同连接器的走线分布于不同的板层；在所述封装芯片连接其中一个所述连接器时，使过孔背钻形成所述封装芯片到该连接器的高速通路，并将其他连接器对应的所述板层的铜壁钻掉。
[0026]本实施例中的印制电路板通过封装芯片连接不同连接器的走线分布于不同的板层；在所述封装芯片连接其中一个所述连接器时，并通过不同深度的背钻，使过孔背钻形成封装芯片到该连接器的高本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种印制电路板，其特征在于：包括：封装芯片和至少两个连接器，其中：所述封装芯片连接不同连接器的走线分布于不同的板层；在所述封装芯片连接其中一个所述连接器时，使过孔背钻形成所述封装芯片到该连接器的高速通路，并将其他连接器对应的所述板层的铜壁钻掉。2.根据权利要求1所述的印制电路板，其特征在于：所述连接器包括第一连接器和第二连接器；所述封装芯片到所述第一连接器的走线布设于所述印制电路板的第一板层，所述封装芯片到所述第二连接器的走线布设于所述印制电路板的第二板层。3.根据权利要求2所述的印制电路板，其特征在于：在所述封装芯片连接所述第一连接器时，使过孔背钻形成所述封装芯片到所述第一连接器的高速通路，并将所述第二板层的铜壁钻掉；在所述封装芯片连接所述第二连接器时，使过孔背钻形成所述封装芯片到所述第二连接器的高速通路，并将所述第一板层的铜壁钻掉。4.根据权利要求2所述的印制电路板，其特征在于：所述第一板层位于所述第二板层的下方时：在所述封装芯片连接所述第一连接器时，过孔的背钻从第一层开始到第一板层上面的层结束，且将所述第二板层的铜壁钻掉，使得过孔背钻形成所述封装芯片到所述第一连接器...

【专利技术属性】
技术研发人员：李靖，黄海菊，封晨霞，吴春梅，
申请(专利权)人：加弘科技咨询上海有限公司，
类型：新型
国别省市：