一种32位高精度DAC版图结构设计方法技术

本发明专利技术涉及集成电路开发技术领域，尤其涉及一种32位高精度DAC版图结构设计方法，DAC版图结构包括若干直接相连的poly电阻、I路开关和Q路开关，I路开关和Q路开关关于poly电阻呈上下对称，并与相应的poly电阻相连，I路开关和Q路开关均为32位开关阵列。本发明专利技术可以有效地减小走线引起的寄生和版图的面积，提高开关管的匹配性，减小工艺失配，从而实现DAC高精度的设计目标。设计目标。设计目标。

【技术实现步骤摘要】
一种32位高精度DAC版图结构设计方法


[0001]本专利技术涉及集成电路开发
，尤其涉及一种32位高精度DAC版图结构设计方法。

技术介绍

[0002]数模转换器，即D/A转换器，简称DAC，是一种把数字信号转变成模拟信号的器件，广泛应用于数字计算机技术，通信及检测领域。DAC转换精度主要受到增益误差、失调误差、微分非线性误差(DNL)、积分非线性误差(INL)的影响。然而版图的布局连线直接影响DAC的性能指标，随着DAC在数字通信领域的广泛使用，对其版图的要求也越来越高。常见的开关电阻阵列结构的DAC，多采用电阻并行排列，相邻的开关管并行排列的布局方式的实现DAC版图，这样不管是开关管之间还是电阻之间，电阻与开关管之间的连线都比较长，寄生电阻大，而且开关管的匹配性还差，继而影响DAC的微分非线性误差(DNL)、积分非线性误差(INL)。
[0003]如图5所示，Poly电阻如果用第一层金属(Metal1)连接，必然导致如图5左侧呈现出的寄生电阻(Parasitic Res，金属走线电阻)与poly电阻(Poly Res)串联，寄生阻值引起积分非线性误差和微分非线性误差。

技术实现思路

[0004]本专利技术提供了一种32位高精度DAC版图结构设计方法，可以实现DAC高精度的设计目标。
[0005]为了实现本专利技术的目的，本设计所采用的技术方案是：一种32位高精度DAC版图结构设计方法，DAC版图结构包括若干直接相连的poly电阻、I路开关和Q路开关，I路开关和Q路开关关于poly电阻呈上下对称，并与相应的poly电阻相连，I路开关和Q路开关均为32位开关阵列。
[0006]作为本专利技术的优化方案，I路开关和Q路开关均为tree型电路，I路开关和Q路开关均包括第一级32个开关管、第二级16个开关管、第三级8个开关管、第四级4个开关管和第五级2个开关管，第一级32个开关管两个开关管为一组分别与第二级16个开关管相连，第二级16个开关管两个开关管为一组分别与第三级8个开关管相连，第三级8个开关管两个开关管为一组分别与第四级4个开关管相连，第四级4个开关管两个开关管为一组分别与第五级2个开关管相连。
[0007]作为本专利技术的优化方案，I路开关的第一级32个开关管包括第101开关管和第102开关管，Q路开关的第一级32个开关管包括第101'开关管和第102'开关管，若干直接相连的poly电阻包括电阻R0，电阻R0的一端均与第101开关管和第101'开关管相连，电阻R0的另一端均与第102开关管和第102'开关管相连。
[0008]作为本专利技术的优化方案，I路开关和Q路开关的左右两侧各设置有5个dummy开关管DM。
[0009]本专利技术具有积极的效果：1)本专利技术可以有效地减小走线引起的寄生和版图的面积，提高开关管的匹配性，减小工艺失配，从而实现DAC高精度的设计目标。
[0010]2)整个DAC关于X方向上下对称，Y方向左右对称，布局简单、紧凑、匹配性高，工艺失配小。
附图说明
[0011]下面结合附图和具体实施方式对本专利技术作进一步详细的说明。
[0012]图1为本专利技术DAC版图结构设计方法的布局和连线示意图；
[0013]图2为本专利技术DAC版图布局方法示意图；
[0014]图3为本专利技术DAC版图局部布局示意图；
[0015]图4为本专利技术DAC版图的poly电阻布局示意图；
[0016]图5为现有DAC版图的poly电阻布局示意图。
具体实施方式
[0017]如图1所示，本专利技术公开了一种32位高精度DAC版图结构设计方法，DAC版图结构包括若干直接相连的poly电阻、I路开关和Q路开关，I路开关和Q路开关关于poly电阻呈上下对称，并与相应的poly电阻相连，I路开关和Q路开关均为32位开关阵列。
[0018]如图2所示，I路开关和Q路开关均为tree型电路，I路开关和Q路开关均包括第一级32个开关管、第二级16个开关管、第三级8个开关管、第四级4个开关管和第五级2个开关管，第一级32个开关管两个开关管为一组分别与第二级16个开关管相连，第二级16个开关管两个开关管为一组分别与第三级8个开关管相连，第三级8个开关管两个开关管为一组分别与第四级4个开关管相连，第四级4个开关管两个开关管为一组分别与第五级2个开关管相连。
[0019]I路开关的第一级32个开关管包括第101开关管和第102开关管，Q路开关的第一级32个开关管包括第101'开关管和第102'开关管，若干直接相连的poly电阻包括电阻R0，电阻R0的一端均与第101开关管和第101'开关管相连，电阻R0的另一端均与第102开关管和第102'开关管相连。
[0020]I路开关和Q路开关的左右两侧各设置有5个dummy开关管DM。
[0021]输入信号通过调控32位开关阵列产生所需的电阻分压，实现数模转换的功能，整体版图结构关于电阻上下对称，通过电阻分压实现32位数字信号转换成模拟信号i_outp输出和q_outp输出，所以在布局上可以采用同步group的方式，既可以保证I路开关和Q路开关的一致性，又可以提高工作效率。单看I路开关，tree型的电路，从下到上开关管分别以1，2，3，4，5开头命名，1开头的代表底层第一级32个开关管，2开头的代表次底层2级16个开关管，3开头的代表中间层第三级8个开关管，4开头的代表次上层第四级4个开关管，5开头的代表最上层第五级2个开关管，本专利技术的版图布局方式如图2所示，101_102、201_202、103_104、301_302、105_106、203_204、107_108、401_402、109_110、205_206、111_112、303_304、113_114、207_208、115_116、501_502、117_118、209_210、119_210、305_306、121_122、211_212、123_124、403_404、125_126、213_214、127_128、307_308、129_130、215_216、131_132，每一组开关管下面对应一个电阻。最外侧开关管左右两侧各加5个dummy开关管DM，可以减小噪声对电阻的影响，整个I路开关管成中心对称匹配，有效减小了工艺失配。
[0022]Q路同I路的布局，101`_102`、201`_202`、103`_104`、301`_302`、105`_106`、203`_204`、107`_108`、401`_402`、
[0023]109`_110`、205`_206`、111`_112`、303`_304`、113`_114`、207`_208`、115`_116`、501`_502`、117`_118`、209`_210`、
[0024]119`_210`、305`_306`、121`_122`、211`_212`、123`_124`、403`_404`、125`_126`、213`_214`、本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种32位高精度DAC版图结构设计方法，其特征在于：DAC版图结构包括若干直接相连的poly电阻、I路开关和Q路开关，所述的I路开关和Q路开关关于poly电阻呈上下对称，并与相应的poly电阻相连，所述的I路开关和Q路开关均为32位开关阵列。2.根据权利要求1所述的一种32位高精度DAC版图结构设计方法，其特征在于：所述的I路开关和Q路开关均为tree型电路，I路开关和Q路开关均包括第一级32个开关管、第二级16个开关管、第三级8个开关管、第四级4个开关管和第五级2个开关管，第一级32个开关管两个开关管为一组分别与第二级16个开关管相连，第二级16个开关管两个开关管为一组分别与第三级8个开关管相连，第三级8个开...

【专利技术属性】
技术研发人员：张妮娜，
申请(专利权)人：芯河半导体科技无锡有限公司，
类型：发明
国别省市：