相位噪声控制方法、装置及系统制造方法及图纸

本发明专利技术提供一种相位噪声控制方法、装置及系统，涉及电子技术领域，该方法包括：获取目标高斯噪声；将目标高斯噪声与锁相环中鉴相器输出的第一信号进行叠加，获得第二信号；将第二信号发送至锁相环中的压控振荡器，获得压控振荡器输出的第三信号；其中，目标高斯噪声的幅度和带宽是基于锁相环的相位噪声控制需求确定的；第三信号中的相位噪声满足相位噪声控制需求。本发明专利技术提供的相位噪声控制方法、装置及系统，能在保持锁相环的环路参数固定且不影响锁相环输出信号中固有的超低相位噪声的情况下，实现锁相环输出信号中的相位噪声可调，能实现对锁相环输出信号中的相位噪声对与锁相环输出端连接的器件的影响的验证。环输出端连接的器件的影响的验证。环输出端连接的器件的影响的验证。

【技术实现步骤摘要】
相位噪声控制方法、装置及系统


[0001]本专利技术涉及电子
，尤其涉及一种相位噪声控制方法、装置及系统。

技术介绍

[0002]锁相环路是一种反馈控制电路，简称锁相环(Phase
‑
Locked Loop，PLL)。锁相环可以基于外部输入的参考信号对环路内部振荡信号的频率和相位进行控制。锁相环在工作过程中，在输出信号的频率与输入信号的频率相等的情况下，输出电压与输入电压可以保持固定的相位差值，即输出电压与输入电压的相位被锁住。锁相环通常由鉴相器(Phase Detector，PD)、环路滤波器(Loop Filter，LF)和压控振荡器(Voltage Controlled Oscillator，VCO)三部分组成。
[0003]相位噪声(Phase noise)，指系统(如各种射频器件)在各种噪声的作用下引起的系统输出信号相位的随机变化，是衡量锁相环频稳质量的重要指标。
[0004]现有技术中，锁相环输出信号中的相位噪声是固定的，上述相位噪声通常与锁相环的器件参数相关。在锁相环输出信号中的相位噪声固定的情况下，难以验证上述相位噪声对与锁相环输出端连接的器件的影响。因此，如何对锁相环输出信号中的相位噪声进行控制是本领域亟待解决的技术问题。

技术实现思路

[0005]本专利技术提供一种相位噪声控制方法、装置及系统，用以解决现有技术中锁相环输出信号中的相位噪声固定的缺陷，实现对锁相环输出信号中相位噪声进行控制。
[0006]本专利技术提供一种相位噪声控制方法，包括：
[0007]获取目标高斯噪声；
[0008]将目标高斯噪声与锁相环中鉴相器输出的第一信号进行叠加，获得第二信号；
[0009]将所述第二信号发送至所述锁相环中的压控振荡器，获得所述压控振荡器输出的第三信号；
[0010]其中，所述目标高斯噪声的幅度和带宽是基于所述锁相环的相位噪声控制需求确定的；所述第三信号中的相位噪声满足所述相位噪声控制需求。
[0011]根据本专利技术提供的一种相位噪声控制方法，所述获取目标高斯噪声，包括：
[0012]向FPGA器件发送携带有所述相位噪声控制需求的控制指令，以驱动所述FPGA器件基于所述相位噪声控制需求生成目标高斯噪声数据；
[0013]将所述目标高斯噪声数据发送至模/数转换器，获得所述模/数转换器输出的所述目标高斯噪声。
[0014]根据本专利技术提供的一种相位噪声控制方法，所述相位噪声控制需求是可设置的。
[0015]本专利技术还提供一种相位噪声控制装置，包括：
[0016]噪声获取模块，用于获取目标高斯噪声；
[0017]噪声添加模块，用于将目标高斯噪声与锁相环中鉴相器输出的第一信号进行叠
加，获得第二信号；
[0018]噪声输出模块，用于将所述第二信号发送至所述锁相环中的压控振荡器，获得所述压控振荡器输出的第三信号；
[0019]其中，所述目标高斯噪声的幅度和带宽是基于所述锁相环的相位噪声控制需求确定的；所述第三信号中的相位噪声满足所述相位噪声控制需求。
[0020]本专利技术还提供一种相位噪声控制系统，包括：相位噪声控制处理器和锁相环；所述相位噪声控制处理器分别与所述锁相环中的鉴相器和压控振荡器连接；还包括存储器及存储在所述存储器上并可在所述相位噪声控制处理器上运行的程序或指令，所述程序或指令被所述相位噪声控制处理器执行时执行如上所述相位噪声控制方法的步骤。
[0021]根据本专利技术提供的一种相位噪声控制系统，还包括：噪声生成装置；所述噪声生成装置与所述相位噪声控制处理器连接；
[0022]所述噪声生成装置，用于基于相位噪声控制需求，生成所述目标高斯噪声，并将所述目标高斯噪声发送至所述相位噪声控制处理器。
[0023]根据本专利技术提供的一种相位噪声控制系统，所述噪声生成装置，包括：FPGA器件和模/数转换器；所述FPGA器件和所述模/数转换器分别与所述相位噪声控制处理器连接；
[0024]所述FPGA器件用于在接收到所述相位噪声控制处理器发送的携带有相位噪声控制需求的控制指令的情况下，基于所述相位噪声控制需求生成目标高斯噪声数据，并将所述目标高斯噪声数据发送至所述模/数转换器；
[0025]所述模/数转换器用于对接收到的所述目标高斯噪声数据进行模数转换，生成所述目标高斯噪声，并将所述目标高斯噪声发送至所述相位噪声控制处理器。
[0026]根据本专利技术提供的一种相位噪声控制系统，还包括：用户交互界面；所述用户交互界面与所述相位噪声控制处理器连接；
[0027]所述用户交互界面用于接收用户输入的所述相位噪声控制需求，并将所述相位噪声控制需求发送至所述相位噪声控制处理器。
[0028]本专利技术还提供一种非暂态计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现如上述任一种所述相位噪声控制方法。
[0029]本专利技术还提供一种计算机程序产品，包括计算机程序，所述计算机程序被处理器执行时实现如上述任一种所述相位噪声控制方法。
[0030]本专利技术提供的相位噪声控制方法、装置及系统，通过将目标高斯噪声与锁相环中鉴相器输出的第一信号进行叠加，获得第二信号，将上述第二信号发送至上述锁相环中的压控振荡器，获得上述压控振荡器输出的第三信号，上述目标高斯噪声的幅度和带宽基于锁相环的相位噪声控制需求确定，上述第三信号中的相位噪声满足上述相位噪声控制需求，能在保持锁相环的环路参数固定且不影响锁相环输出信号中固有的超低相位噪声的情况下，将目标高斯噪声添加至鉴相器输出的信号中输入压控振荡器，能通过控制上述目标高斯噪声的带宽和幅度，有效控制锁相环输出信号中的相位噪声，能实现对锁相环输出信号中的相位噪声对与锁相环输出端连接的器件的影响的验证。
附图说明
[0031]为了更清楚地说明本专利技术或现有技术中的技术方案，下面将对实施例或现有技术
描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0032]图1是本专利技术提供的相位噪声控制方法的流程示意图；
[0033]图2是本专利技术提供的相位噪声控制装置的结构示意图；
[0034]图3是本专利技术提供的相位噪声控制系统的结构示意图；
[0035]图4是本专利技术提供的电子设备的结构示意图。
具体实施方式
[0036]为使本专利技术的目的、技术方案和优点更加清楚，下面将结合本专利技术中的附图，对本专利技术中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0037]在专利技术的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种相位噪声控制方法，其特征在于，包括：获取目标高斯噪声；将目标高斯噪声与锁相环中鉴相器输出的第一信号进行叠加，获得第二信号；将所述第二信号发送至所述锁相环中的压控振荡器，获得所述压控振荡器输出的第三信号；其中，所述目标高斯噪声的幅度和带宽是基于所述锁相环的相位噪声控制需求确定的；所述第三信号中的相位噪声满足所述相位噪声控制需求。2.根据权利要求1所述的相位噪声控制方法，其特征在于，所述获取目标高斯噪声，包括：向FPGA器件发送携带有所述相位噪声控制需求的控制指令，以驱动所述FPGA器件基于所述相位噪声控制需求生成目标高斯噪声数据；将所述目标高斯噪声数据发送至模/数转换器，获得所述模/数转换器输出的所述目标高斯噪声。3.根据权利要求2所述的相位噪声控制方法，其特征在于，所述相位噪声控制需求是可设置的。4.一种相位噪声控制装置，其特征在于，包括：噪声获取模块，用于获取目标高斯噪声；噪声添加模块，用于将目标高斯噪声与锁相环中鉴相器输出的第一信号进行叠加，获得第二信号；噪声输出模块，用于将所述第二信号发送至所述锁相环中的压控振荡器，获得所述压控振荡器输出的第三信号；其中，所述目标高斯噪声的幅度和带宽是基于所述锁相环的相位噪声控制需求确定的；所述第三信号中的相位噪声满足所述相位噪声控制需求。5.一种相位噪声控制系统，其特征在于，包括：相位噪声控制处理器和锁相环；所述相位噪声控制处理器分别与所述锁相环中的鉴相器和压控振荡器连接；还包括存储器及存储在所述存储器上并可在所述相位噪声控制处理器上运行的程序或指令，所述程序或指令被所述相位噪声控制处理器执行时执行如权利要求1至3任一项所述相位噪声控制方法的步骤。6.根据权利要求5所...

【专利技术属性】
技术研发人员：尹项托，史跃文，程军强，
申请(专利权)人：中星联华科技北京有限公司，
类型：发明
国别省市：