一种ATE设备的通道延时自动校准方法及其系统技术方案

本发明专利技术提出了一种ATE设备的通道延时自动校准方法及其系统，方法包括通道接收校准和通道发送校准。通道发送校准包括：选定参考通道和被测通道；控制ATE设备使参考通道和被测通道同时发送检测信号；通过校准板检测参考通道和被测通道在发送该检测信号过程中的时间差，将时间差作为该通道的第一发送时延差；重新选定被测通道，检测得到各个通道的第一发送时延差；基于各个通道的第一发送时延差，校准ATE设备各通道发送信号的时间，以实现各个通道的同步发送。本发明专利技术的方案可精准实现各通道的同步发送和同步接收，无需数量众多的高速继电器阵列，电路结构简单，检测成本远低，不受ATE设备通道数的限制，兼容性强。兼容性强。兼容性强。

【技术实现步骤摘要】
一种ATE设备的通道延时自动校准方法及其系统


[0001]本专利技术涉及半导体测试领域，特别涉及一种ATE设备的通道延时自动校准方法及其系统。

技术介绍

[0002]ATE(Automatic Test Equipment)是自动测试设备，它是一种由高性能计算机控制的测试仪器的集合体，是由测试仪和计算机组合而成的测试系统，计算机通过运行测试机程序的指令来控制测试硬件。半导体芯片ATE用于检测集成电路的功能和性能的完整性，是集成电路生产制造流程中确保集成电路品质的重要设备，其对集成电路测试通常需经过测试机程序设计、程序编译、向量加载、测试执行四个过程。
[0003]由于功能板卡结构尺寸、电路本身和内部线缆等多方面原因，ATE设备各通道之间信号延迟不一致，需要对各个通道之间的延迟进行校准，使各通道时延相等。ATE行业内对通道时延的校准，简称为AC校准。现有的AC校准方案为通过高速继电器阵列对各通道进行切换，比较各通道之间的信号延迟时间ATE设备的参数调整。
[0004]然而，随着近年来芯片集成度的提升,芯片上集成的引脚数越来越多，导致ATE设备上的通道数大幅增加，部分型号的ATE设备通道数量已达数千。而现有的AC校准方案，仅适用于通道数较少的设备。若采用该方案对通道数上千的设备进行校准，则需要使用上千个高速继电器。高速继电器的价格高昂，该方案中上千个高速继电器所需的成本是巨大的。且上千个高速继电器也难以集成到电路板上。即使能集成到电路板上，不仅电路板的尺寸严重超标，不符合ATE设备的要求，而且难以对电路板的进行后续检测维修。一旦某个高速继电器损坏，则需要一一检测排查，需要投入巨大的成本。
[0005]此外，由于不同ATE设备上通道数不同，通道分布的位置也存在差异，导致现有的AC校准方案兼容性较差，集成有特定数量高速继电器的电路板往往只能适用于特定的ATE设备。

技术实现思路

[0006]有鉴于此，本专利技术提出了一种ATE设备的通道延时自动校准方法及其系统，具体方案如下：
[0007]一种ATE设备的通道延时自动校准方法，包括如下，
[0008]从多个通道中选定参考通道，连通所述参考通道与预设校准板；
[0009]从多个通道中选定被测通道，连通所述校准板和所述被测通道；
[0010]控制ATE设备使所述参考通道和所述被测通道同时发送检测信号；
[0011]通过所述校准板检测所述参考通道和所述被测通道在发送该检测信号过程中的时间差，将所述时间差作为该通道的第一发送时延差；
[0012]重新选定被测通道，检测得到各个通道的第一发送时延差；
[0013]基于各个通道的第一发送时延差，校准ATE设备各通道发送信号的时间，以实现各
个通道的同步发送。
[0014]在一个具体实施例中，还包括，通过校准板同时输出检测信号至所述参考通道和所述被测通道；
[0015]通过ATE设备测量所述参考通道和所述被测通道接收该检测信号过程中的时间差，将所述时间差作为该通道的第一接收时延差；
[0016]重新选定被测通道，测量得到各个通道的第一接收时延差；
[0017]基于各个通道的第一接收时延差，校准ATE设备各通道接收信号的时间，以实现各个通道的同步接收。
[0018]在一个具体实施例中，通过预设参考通道测试线连接所述参考通道和所述校准板，所述参考通道测试线的一端设有用于固定连接被测通道的数据接头；
[0019]通过预设被测通道测试线连接所述被测通道和所述校准板，所述被测通道测试线的一端设有用于连接被测通道的测试探针；
[0020]所述参考通道测试线和所述被测通道测试线传输同一信号所用的传输时间相同。
[0021]在一个具体实施例中，通过预设转接板牵引出ATE设备上各个通道；
[0022]所述测试探针承载于预设移动装置上，通过所述移动装置改变所述测试探针的位置以更改被测通道。
[0023]在一个具体实施例中，在所述校准板中：
[0024]通过预设FPGA控制预设继电器切换信号发送模式和信号接收模式；
[0025]在所述信号发送模式下，通过所述继电器接收来自所述参考通道和所述被测通道的检测信号，通过预设比较器模块比较所述参考通道和所述被测通道在发送检测信号各个时刻的状态，并通过所述FPGA计算所述参考通道和所述被测通道在发送该检测信号过程中的时间差；
[0026]在所述信号接收模式下，通过所述FPGA生成检测信号并输出至继电器，所述继电器将该检测信号分别传递至参考通道和被测通道。
[0027]在一个具体实施例中，所述继电器包括第一外接口、第二外接口、第一通道端、第二通道端、第三通道端和第四通道端；
[0028]通过所述第一外接口连接所述参考通道，通过所述第二外接口连接所述被测通道；
[0029]在所述信号发送模式下，通过第一外接口输入所述参考通道发送的检测信号，通过第二外接口输入所述被测通道发送的检测信号，通过所述第一通道端输出所述参考通道发送的检测信号，通过所述第三通道端输出所述被测通道发送的检测信号；
[0030]在所述信号接收模式下，通过所述第二通道端输入被所述参考通道接收的检测信号，通过所述第四通道端输入被所述被测通道接收的检测信号，通过所述第一外接口输出被所述参考通道接收的检测信号，通过所述第二外接口输出被所述被测通道接收的检测信号。
[0031]一种ATE设备的通道延时自动校准系统，用于实现上述所述的通道延时自动校准方法，系统包括：
[0032]ATE设备，预设有多个通道；
[0033]转接板，连接所述ATE设备，用于引出各个通道；
[0034]主机，连接所述ATE设备，用于从通道中选定参考通道和被测通道，并控制参考通道和被测通道同步发送检测信号；控制基于各个通道的第一发送时延差，校准ATE设备各通道发送信号的时间，以实现各通道同步发送；
[0035]校准板，连接参考通道和被测通道，用于检测所述参考通道和所述被测通道在发送该检测信号过程中的时间差，将所述时间差作为该通道的第一发送时延差，并上报各个通道的第一发送时延差至所述主机。
[0036]在一个具体实施例中，还包括：
[0037]所述校准板，还用于同步输出检测信号至所述参考通道和所述被测通道；
[0038]所述ATE设备，还用于测量所述参考通道和所述被测通道接收该检测信号过程中的时间差，将所述时间差作为该通道的第一接收时延差，上报各个通道的第一接收时延差至所述主机；
[0039]所述主机，还用于基于各个通道的第一接收时延差，设定所述ATE设备在使用该通道接收信号时需要延时接收的时间，以实现各个通道的同步接收。
[0040]在一个具体实施例中，所述系统还包括：
[0041]参考通道测试线，一端设有用于固定连接所述参考通道的数据接口，另一端连接所述校准板；
[0042]被测通道测试线，一端设有用于本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种ATE设备的通道延时自动校准方法，其特征在于，包括如下，从多个通道中选定参考通道，连通所述参考通道与预设校准板；从多个通道中选定被测通道，连通所述校准板和所述被测通道；控制ATE设备使所述参考通道和所述被测通道同时发送检测信号；通过所述校准板检测所述参考通道和所述被测通道在发送该检测信号过程中的时间差，将所述时间差作为该通道的第一发送时延差；重新选定被测通道，检测得到各个通道的第一发送时延差；基于各个通道的第一发送时延差，校准ATE设备各通道发送信号的时间，以实现各个通道的同步发送。2.根据权利要求1所述的通道延时自动校准方法，其特征在于，还包括，通过校准板同时输出检测信号至所述参考通道和所述被测通道；通过ATE设备测量所述参考通道和所述被测通道接收该检测信号过程中的时间差，将所述时间差作为该通道的第一接收时延差；重新选定被测通道，测量得到各个通道的第一接收时延差；基于各个通道的第一接收时延差，校准ATE设备各通道接收信号的时间，以实现各个通道的同步接收。3.根据权利要求1所述的通道延时自动校准方法，其特征在于，通过预设参考通道测试线连接所述参考通道和所述校准板，所述参考通道测试线的一端设有用于固定连接被测通道的数据接头；通过预设被测通道测试线连接所述被测通道和所述校准板，所述被测通道测试线的一端设有用于连接被测通道的测试探针；所述参考通道测试线和所述被测通道测试线传输同一信号所用的传输时间相同。4.根据权利要求3所述的通道延时自动校准方法，其特征在于，通过预设转接板牵引出ATE设备上各个通道；所述测试探针承载于预设移动装置上，通过所述移动装置改变所述测试探针的位置以更改被测通道。5.根据权利要求2所述的通道延时自动校准方法，其特征在于，在所述校准板中：通过预设FPGA控制预设继电器切换信号发送模式和信号接收模式；在所述信号发送模式下，通过所述继电器接收来自所述参考通道和所述被测通道的检测信号，通过预设比较器模块比较所述参考通道和所述被测通道在发送检测信号各个时刻的状态，并通过所述FPGA计算所述参考通道和所述被测通道在发送该检测信号过程中的时间差；在所述信号接收模式下，通过所述FPGA生成检测信号并输出至继电器，所述继电器将该检测信号分别传递至参考通道和被测通道。6.根据权利要求5所述的通道延时自动校准方法，其特征在于，所述继电器包括第一外接口、第二外接口、第一通道端、第二通道端、第三通道端和第四通道端；通过所述第一外接口连接所述参考通道，通过所述第二外接口连接所述被测通道；在所述信号发送模式下，通过第一外接口输入所述参考通道发送的检测信号，通过第二外接口输入所述被测通道发送的检测信号，通过所述第一通道端输出所述参考通道发送
的检测信号，通过所述第三通道端输出所述被测通道...

【专利技术属性】
技术研发人员：邬刚，凌云，
申请(专利权)人：杭州加速科技有限公司，
类型：发明
国别省市：