叠层结构、叠层结构制作方法及显示面板技术

本实施例提供的叠层结构、叠层结构制作方法及显示面板，涉及半导体技术领域。叠层结构中具有贯穿第一膜层和第二膜层的叠层过孔，第一膜层朝向叠层过孔的方向突伸超出第二膜层，第一膜层形成有台阶结构，且台阶结构与所述第二膜层朝向所述叠层过孔的边缘间隔设置。上述设计可以在第一膜层朝向叠层过孔的侧面形成两层台阶，叠层过孔的内壁可以形成一个倾斜面，金属走线可以在该叠层过孔的内壁上连续分布，确保搭接金属走线的良好连接。同时，第一膜层在叠层过孔的内壁形成的台阶还可以增大金属走线与叠层过孔的内壁接触的面积，提高金属走线与叠层过孔的内壁的粘连稳定性，确保电信号在金属走线中传输的稳定性，从而提高半导体器件的功能稳定性。器件的功能稳定性。器件的功能稳定性。

【技术实现步骤摘要】
叠层结构、叠层结构制作方法及显示面板


[0001]本申请涉及半导体
，具体而言，涉及一种叠层结构、叠层结构制作方法及显示面板。

技术介绍

[0002]半导体器件(比如，显示面板)时常会出现各种因信号传输不良而引起各种功能异常(比如，显示异常)，为此如何提高半导体器件中信号传输的稳定性以确保半导体器件的功能正常是本领域技术人员急需要解决的技术问题。

技术实现思路

[0003]为了克服上述技术背景中所提及的技术问题，本申请实施例提供一种叠层结构、叠层结构制作方法及显示面板。
[0004]本申请的第一方面，提供一种叠层结构，所述叠层结构包括第一膜层以及层叠在所述第一膜层上的第二膜层；
[0005]所述叠层结构具有贯穿所述第一膜层和所述第二膜层的叠层过孔；
[0006]所述第一膜层朝向所述叠层过孔的方向突伸超出所述第二膜层，且所述第一膜层形成有台阶结构，所述台阶结构与所述第二膜层朝向所述叠层过孔的边缘间隔设置。
[0007]在本申请的一种可能实施例中，所述第一膜层为绝缘层或导电层，所述第二膜层为绝缘层。
[0008]在本申请的一种可能实施例中，所述第一膜层的膜层厚度和所述第二膜层的膜层厚度为100nm～1000nm。
[0009]在本申请的一种可能实施例中，形成所述叠层过孔内壁的第二膜层的表面与靠近所述第一膜层的第二膜层的表面之间的夹角大于30
°
且小于65
°
；
[0010]在所述叠层过孔内，所述第一膜层具有两层台阶，所述两层台阶的坡度角均大于30
°
且小于65
°
。
[0011]在本申请的一种可能实施例中，所述叠层过孔的孔径由所述第一膜层远离所述第二膜层的一侧朝向所述第二膜层远离所述第一膜层的一侧逐渐增大。
[0012]本申请的第二方面，提供一种显示面板，所述显示面板包括第一方面中任意一种可能实施例中所述的叠层结构，所述显示面板还包括金属走线；
[0013]所述金属走线包括分别设置在所述叠层结构相对两侧的两个部分及位于所述叠层过孔内的搭接部分，所述两个部分均与所述搭接部分电连接；或，所述金属走线包括设置在所述第二膜层背离所述第一膜层的一侧且分别位于所述叠层过孔两侧的两个部分、位于所述叠层过孔内的搭接部分，所述两个部分均与所述搭接部分电连接。
[0014]本申请的第三方面，还提供一种叠层结构制作方法，该制作方法包括：
[0015]制作层叠在一起的第一膜层和第二膜层；
[0016]在所述第二膜层远离所述第一膜层的一侧制作一掩膜层，所述掩膜层包括第一台
阶膜层以及位于所述第一台阶膜层上的第二台阶膜层，所述第一台阶膜层围合形成的第一掩膜开口，所述第二台阶膜层围合形成第二掩膜开口，所述第二掩膜开口大于第一掩膜开口；
[0017]通过所述第一掩膜开口对所述第一膜层和所述第二膜层进行第一次刻蚀，所述第一台阶膜层超出所述第二掩膜开口的部分在所述第一次刻蚀过程中同时去除；
[0018]通过第二掩膜开口对所述第一膜层和所述第二膜层进行第二次刻蚀，得到叠层结构，其中，所述叠层结构具有贯穿所述第一膜层和所述第二膜层的叠层过孔，所述第一膜层朝向所述叠层过孔的方向突伸超出所述第二膜层，且所述第一膜层形成有台阶结构，所述台阶结构与所述第二膜层朝向所述叠层过孔的边缘间隔设置。
[0019]在本申请的一种可能实施例中，所述在所述第二膜层远离所述第一膜层的一侧制作一掩膜层的步骤，包括：
[0020]在所述第二膜层远离所述第一膜层的一侧涂覆一层掩膜材料层；
[0021]将掩膜版与所述掩膜材料层对齐，其中，所述掩膜版包括全透区、半透区以及不透区，所述半透区位于所述全透区与不透区之间；
[0022]通过对所述掩膜材料层进行曝光显影形成所述掩膜层，其中，所述掩膜层的第一掩膜开口对应所述掩膜版的全透区，所述掩膜层的第二掩膜开口对应所述掩膜版的全透区及半透区，所述掩膜层的第二台阶膜层对应所述掩膜版的不透区。
[0023]在本申请的一种可能实施例中，所述通过所述第一掩膜开口对所述第一膜层和所述第二膜层进行第一次刻蚀的步骤，包括：
[0024]采用干法刻蚀的方式使等离子体通过所述第一掩膜开口对所述第一膜层和所述第二膜层进行第一次刻蚀，其中，所述第一膜层的纵向刻蚀速度大于所述第一膜层的横向刻蚀速度，所述第二膜层的纵向刻蚀速度大于所述第二膜层的横向刻蚀速度，所述第二膜层的横向刻蚀速度大于所述第一膜层的横向刻蚀速度。
[0025]在本申请的一种可能实施例中，所述通过所述第一掩膜开口对所述第一膜层和所述第二膜层进行第一次刻蚀的步骤，还包括：
[0026]通过第一次刻蚀过程中通入的等离子体对所述第一台阶膜层超出所述第二掩膜开口的部分进行刻蚀，将所述第一台阶膜层超出所述第二掩膜开口的部分去除。
[0027]本申请实施例提供的叠层结构、叠层结构制作方法及显示面板，叠层结构中具有贯穿第一膜层和第二膜层的叠层过孔，第一膜层朝向叠层过孔的方向突伸超出第二膜层，第一膜层形成有台阶结构，且台阶结构与所述第二膜层朝向所述叠层过孔的边缘间隔设置。上述设计可以在第一膜层朝向叠层过孔的侧面形成两层台阶，叠层过孔的内壁可以形成一个倾斜面，便于后续将金属走线通过该叠层过孔搭接时，金属走线可以在该叠层过孔的内壁上连续分布，确保搭接金属走线的良好连接。同时，第一膜层在叠层过孔的内壁形成的台阶还可以增大金属走线与叠层过孔的内壁接触的面积，提高金属走线与叠层过孔的内壁的粘连稳定性，确保电信号在金属走线中传输的稳定性，从而提高半导体器件的功能稳定性。
附图说明
[0028]为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附
图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
[0029]图1示例了现有技术中金属走线在叠层过孔位置处的一种可能分布示意图；
[0030]图2示例了本实施例提供的叠层结构的膜层结构示意图；
[0031]图3示例了本实施例提供的显示面板的部分膜层结构示意图；
[0032]图4示例了本实施例提供的叠层结构制作方法的流程图；
[0033]图5
‑
图6示例了本实施例提供的叠层结构制作方法对应的制程工艺图。
[0034]图标：10
‑
叠层结构；110
‑
第一膜层；120
‑
第二膜层；130
‑
叠层过孔；140
‑
第一金属走线；150
‑
第二金属走线；20
‑
掩膜层；20
’‑
掩膜材料层；210
‑
第一台阶膜层；2201
‑
第一本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种叠层结构，其特征在于，所述叠层结构包括第一膜层以及层叠在所述第一膜层上的第二膜层；所述叠层结构具有贯穿所述第一膜层和所述第二膜层的叠层过孔；所述第一膜层朝向所述叠层过孔的方向突伸超出所述第二膜层，且所述第一膜层形成有台阶结构，所述台阶结构与所述第二膜层朝向所述叠层过孔的边缘间隔设置。2.如权利要求1所述的叠层结构，其特征在于，所述第一膜层为绝缘层或导电层，所述第二膜层为绝缘层。3.如权利要求2所述的叠层结构，其特征在于，所述第一膜层的膜层厚度和所述第二膜层的膜层厚度为100nm～1000nm。4.如权利要求1所述的叠层结构，其特征在于，形成所述叠层过孔内壁的第二膜层的表面与靠近所述第一膜层的第二膜层的表面之间的夹角大于30
°
且小于65
°
；在所述叠层过孔内，所述第一膜层具有两层台阶，所述两层台阶的坡度角均大于30
°
且小于65
°
。5.如权利要求1所述的叠层结构，其特征在于，所述叠层过孔的孔径由所述第一膜层远离所述第二膜层的一侧朝向所述第二膜层远离所述第一膜层的一侧逐渐增大。6.一种显示面板，其特征在于，所述显示面板包括权利要求1
‑
5中任意一项所述的叠层结构，所述显示面板还包括金属走线；所述金属走线包括分别设置在所述叠层结构相对两侧的两个部分及位于所述叠层过孔内的搭接部分，所述两个部分均与所述搭接部分电连接；或，所述金属走线包括设置在所述第二膜层背离所述第一膜层的一侧且分别位于所述叠层过孔两侧的两个部分、位于所述叠层过孔内的搭接部分，所述两个部分均与所述搭接部分电连接。7.一种叠层结构制作方法，其特征在于，所述制作方法包括：制作层叠在一起的第一膜层和第二膜层；在所述第二膜层远离所述第一膜层的一侧制作一掩膜层，所述掩膜层包括第一台阶膜层以及位于所述第一台阶膜层上的第二台阶膜层，所述第一台阶膜层...

【专利技术属性】
技术研发人员：李田生，
申请(专利权)人：云谷固安科技有限公司，
类型：发明
国别省市：