一种双冗余网络通信电路制造技术

本发明专利技术公开了一种双冗余网络通信电路，包括4对双冗余网络电路、4对高速收发电路、1路HDM I显示电路、SOC主控电路及其他外围电路，所述SOC主控电路包含SOC1、SOC2和SOC3三个模块，4对双冗余网络电路分别在SOC1和SOC2的PL端设计4路网络，每片SOC上实现两对双冗余网络，对内SOC1、SOC2及SOC3间均通过高速串行总线进行数据交互，本发明专利技术采用标准的6U板面大小，连接器采用通用的VPX连接器，可与常用加固机底板兼容。电路可实现4对双冗余网络通信功能，可实现4对对外高速收发功能，可实现1路HDM I显示功能。该电路可实现与四路外设间的双冗余通信，同时可实现大量数据的处理与对外传输。输。输。

【技术实现步骤摘要】
一种双冗余网络通信电路


[0001]本专利技术涉及通信
，具体是一种双冗余网络通信电路。

技术介绍

[0002]随着舰船信息化要求的不断提高，舰船信息系统基本采用以太网方式组网。为了保证信息系统数据传输的可靠性，信息系统网络都采用双冗余以太网。实现方案上将网络A与网络B组成一组双冗余网络接口，当网络接口A异常时，网络接口B能够在软硬件支持的情况下自动切换到外部对应的网络接口上，实现该双冗余网络接口通信不间断，对于通信对端设备实现了透明的切换通信，有效提高了系统网络通信的可靠性。
[0003]现有的双冗余以太网通信系统成品体积较大，信号传输速率仍有待提升。

技术实现思路

[0004]本专利技术的目的在于提供一种双冗余网络通信电路，以解决上述
技术介绍
中提出的问题。
[0005]为实现上述目的，本专利技术提供如下技术方案：
[0006]一种双冗余网络通信电路，包括4对双冗余网络电路、4对高速收发电路、1路HDMI显示电路、SOC主控电路及其他外围电路，所述SOC主控电路包含SOC1、SOC2和SOC3三个模块，4对双冗余网络电路分别在SOC1和SOC2的PL端设计4路网络，每片SOC上实现两对双冗余网络，对内SOC1、SOC2及SOC3间均通过高速串行总线进行数据交互，对外的4路高速收发器均部署于SOC1的BANK110上，高速串行信号线通过VPX连接器引出，SOC1对内高速连接信号部署于BANK111上，SOC2对内高速连接信号部署于BANK110上，SOC3对内高速连接信号部署于BANK110上，三者BANK参考时钟均为156.25MHZ，HDMI显示电路的接口设在SOC1的BANK11端。
[0007]作为本专利技术的进一步技术方案：所述SOC主控电路选用FMQL45T900。
[0008]作为本专利技术的进一步技术方案：所述SOC1、SOC2及SOC3均需要运行操作系统，操作系统的加载方式包括从FLASH或EMMC加载。
[0009]作为本专利技术的进一步技术方案：所述FLASH型号为EFM25QL256
‑
E8。
[0010]作为本专利技术的进一步技术方案：从EMMC加载操作系统需要采用PS端的网口进行调试。
[0011]作为本专利技术的进一步技术方案：所述BANK11参考电平为3.3V。
[0012]作为本专利技术的进一步技术方案：所述HDMI显示电路的接口与PL间有3对差分数据信号以及1对差分时钟信号。
[0013]作为本专利技术的进一步技术方案：所述双冗余网络电路采用PHY芯片，型号为JEM88E1111HV，芯片的中断信号引入至SOC的PL端用于进行网络连接状态的检测，每个PHY芯片共有15个信号线与SOC端连接，包括4根数据接收线和4根数据发送线。
[0014]与现有技术相比，本专利技术的有益效果是：本专利技术采用标准的6U板面大小，连接器采
用通用的VPX连接器，可与常用加固机底板兼容。电路可实现4对双冗余网络通信功能，可实现4对对外高速收发功能，可实现1路HDMI显示功能。该电路可实现与四路外设间的双冗余通信，同时可实现大量数据的处理与对外传输。
附图说明
[0015]图1为本专利技术的功能框图。
具体实施方式
[0016]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0017]实施例1：请参阅图1所示，一种双冗余网络通信电路，包括4对双冗余网络电路、4对高速收发电路、1路HDMI显示电路、SOC主控电路及其他外围电路。
[0018]4对双冗余网络电路是该电路的核心，其重要功能是实现4对双冗余通信。电路中4对双冗余的实现方式为，分别在SOC1和SOC2的PL端设计4路网络，每片SOC上实现两对双冗余网络。网络传输速率为千兆网络，硬件设计上PHY芯片采用某所的JEM88E1111HV芯片，芯片的中断信号引入至SOC的PL端用于进行网络连接状态的检测，每个PHY芯片共有15个信号线与SOC端连接，包括4根数据接收线和4根数据发送线及其他控制信号；为了使网络信号在进行长距离传输时不受限制并且保证信号与外部信号进行隔离，设计时将PHY芯片的4对差分信号通过网络变压器后再连接至VPX连接器，网络变压器选用FC1503NL。在进行PCB设计时，PHY芯片与网络变压器的供电电压为独立供电方式，均通过磁珠与输出电压进行隔离，且PHY芯片的内核电压可实现多电压可调。
[0019]双冗余网络对外共有4对高速收发电路，对内SOC1、SOC2及SOC3间均通过高速串行总线进行数据交互。对外的4路高速收发器均部署与SOC1的BANK110上，高速串行信号线通过VPX连接器引出。SOC1对内高速连接信号部署于BANK111上，SOC2对内高速连接信号部署于BANK110上，SOC3对内高速连接信号部署于BANK110上，三者BANK参考时钟也为156.25MHZ，若速率需要调整可根据需要进行晶振更换。
[0020]1路HDMI显示电路是通过调用SOC的IP核实现，HDMI的接口设计在SOC1的BANK11端。HDMI接口与PL间主要有3对差分数据信号以及1对差分时钟信号，BANK11参考电平为3.3V。设计HDMI的功能是为了用于进行图像处理时进行图像显示。
[0021]工作原理如下：
[0022]双冗余网络电路的实施方式为，在SOC的PL端调用以太网控制器的IP核，IP核以单路以太网介质访问控制器IP核为基础，包含物理层接口模块、时钟管理模块、数据接收模块、数据发送模块、流量控制模块及双冗余管理模块，设计中以硬件中断模式代替原有的上层驱动程序轮询切换模式。由于双冗余切换过程无需上层驱动程序轮询网络连接状态，切换时间紧取决于PHY的中断产生时间及SOC的中断响应时间，通过优化中断响应函数，可大大降低切换时间。
[0023]在数据传输过程中，网口将外部数据传输至MAC层，MAC层对外部数据进行处理并
存入存储器中，其中SOC实时响应PHY芯片网络连接状态变化产生的中断信号，当前使用的中断信号被拉低是主动切换到另一路网络。
[0024]高速收发器的功能主要用于与对外通信或内部SOC间通信。目前的高速收发器的最高速率可到6.25Gbps，BANK参考时钟选用156.25MHZ。高速收发器主要用于进行图像数据等的传输。高速收发器的传输带宽可根据需求配置成5Gbps～10Gbps，数据间的传输协议目前已形成了通用的协议标准。该协议上包含数据包头，数据层及数据包尾等，接收端根据数据包头确认数据的内容进行解析。
[0025]高速收发器接收的数据存储于板上的DDR存储器中，图像进行相应处理可通过HDMI进行显示，观测图像处理后的结果。
[0026]实施例2，在本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种双冗余网络通信电路，包括4对双冗余网络电路、4对高速收发电路、1路HDMI显示电路、SOC主控电路及其他外围电路，其特征在于，所述SOC主控电路包含SOC1、SOC2和SOC3三个模块，4对双冗余网络电路分别在SOC1和SOC2的PL端设计4路网络，每片SOC上实现两对双冗余网络，对内SOC1、SOC2及SOC3间均通过高速串行总线进行数据交互，对外的4路高速收发器均部署于SOC1的BANK110上，高速串行信号线通过VPX连接器引出，SOC1对内高速连接信号部署于BANK111上，SOC2对内高速连接信号部署于BANK110上，SOC3对内高速连接信号部署于BANK110上，三者BANK参考时钟均为156.25MHZ，HDMI显示电路的接口设在SOC1的BANK11端。2.根据权利要求1所述的一种双冗余网络通信电路，其特征在于，所述SOC主控电路选用FMQL45T900。3.根据权利要求1所述的一种双冗余网络通信电路，其特征在于，所述S...

【专利技术属性】
技术研发人员：黎凡，龚思洋，孙建华，张家俊，陈强，张东，
申请(专利权)人：华中光电技术研究所中国船舶重工集团公司第七一七研究所，
类型：发明
国别省市：