阵列基板及其制作方法技术

本申请提出了一种阵列基板及其制作方法；该阵列基板包括衬底、第一薄膜晶体管和第二薄膜晶体管，第一薄膜晶体管包括第一有源层，第二薄膜晶体管包括第二栅极、第二源漏极层以及第二有源层，第二有源层位于第二源漏极层远离第二栅极的一侧，以及第二有源层与第二源漏极层贴合连接；本申请通过将第二薄膜晶体管设置成底栅底接触结构，省去顶栅结构中原本需设置在有源层与栅极层之间的栅绝缘层以及设置在有源层与源漏极层之间的平坦层，使金属氧化物材料的第二有源层之后的膜层较少、热制程较少，可有效改善当前LTPO阵列基板中金属氧化物有源层受热制程影响发生载流子迁移而导致的器件稳定性变差问题。器件稳定性变差问题。器件稳定性变差问题。

【技术实现步骤摘要】
阵列基板及其制作方法


[0001]本申请涉及显示技术的领域，具体涉及一种阵列基板及其制作方法。

技术介绍

[0002]低温多晶氧化物阵列基板(Low Temperature Polycrystalline Oxide，LTPO)一般采用低温多晶硅(Low Temperature Poly
‑
Silicon，LTPS)与金属氧化物诸如铟镓锌氧化物(indium gallium zinc oxide，IGZO)两种材料制作薄膜晶体管(Thin Film Transistor，TFT)，其中，LTPS负责驱动TFT，金属氧化物负责开关TFT。LTPO阵列基板拥有电荷迁移率更高、关态漏电流更低的优势，可以降低屏幕工作时整体的功耗，达到省电的目的。
[0003]但是，在当前的LTPO阵列基板中，氧化物薄膜晶体管通常为顶栅式结构，其有源层之后的膜层较多且多为热制程制作，有源层内的载流子受热容易迁移，导致器件稳定性变差。

技术实现思路

[0004]本申请提供一种阵列基板及其制作方法，以改善当前LTPO阵列基板中氧化物薄膜晶体管的有源层易受后续较多的热制程影响而发生载流子扩散，导致器件稳定性变差的技术问题。
[0005]为解决上述技术问题，本申请提供的技术方案如下：
[0006]本申请提供一种阵列基板，包括：
[0007]衬底；
[0008]第一薄膜晶体管，设置在所述衬底上，所述第一薄膜晶体管包括低温多晶硅材料的第一有源层；
[0009]第二薄膜晶体管，设置在所述衬底上，所述第二薄膜晶体管包括第二栅极、绝缘设置在所述第二栅极上的第二源漏极层以及与所述第二源漏极层连接的第二有源层，所述第二有源层包括金属氧化物材料；
[0010]其中，所述第二有源层位于所述第二源漏极层远离所述第二栅极的一侧，以及所述第二有源层与所述第二源漏极层贴合连接。
[0011]在本申请的阵列基板中，所述第二源漏极层包括分离设置的第二源极和第二漏极；
[0012]其中，所述第二有源层设置于所述第二源极与所述第二漏极之间，以及所述第二有源层延伸至覆盖至少部分所述第二源极和至少部分所述第二漏极。
[0013]在本申请的阵列基板中，所述第二有源层包括中间部和位于所述中间部两侧的搭接部；
[0014]其中，所述中间部与所述第二源漏极层同层设置，以及所述搭接部设置于所述第二源漏极层上。
[0015]在本申请的阵列基板中，所述第二有源层在所述第二栅极上的正投影位于所述第二栅极内。
[0016]在本申请的阵列基板中，所述第一薄膜晶体管还包括绝缘设置在所述第一有源层上的第一栅极以及与所述第一有源层连接的第一源漏极层；
[0017]其中，所述第一源漏极层位于所述第一栅极远离所述第一有源层的一侧，以及所述第一源漏极层与所述第二源漏极层同层设置。
[0018]在本申请的阵列基板中，所述阵列基板还包括与所述第一有源层同层设置的信号引线，所述第二薄膜晶体管的所述第二源漏极层与所述信号引线电性连接。
[0019]在本申请的阵列基板中，所述阵列基板还包括位于所述第一有源层远离所述第一栅极一侧的防静电层，所述第一栅极在所述防静电层上的正投影位于所述防静电层内。
[0020]在本申请的阵列基板中，所述防静电层与所述第一薄膜晶体管的所述第一源漏极层电性连接。
[0021]本申请还提出了一种阵列基板的制作方法，包括：
[0022]提供一衬底；
[0023]在所述衬底上形成第一有源层和绝缘位于所述第一有源层上的第一栅极；
[0024]在所述第一栅极上异于所述第一有源层的位置形成第二栅极；
[0025]在所述第二栅极上形成连接所述第一有源层的第一源漏极层和对应于所述第二栅极的第二源漏极层；
[0026]在所述第二源漏极层上形成第二有源层。
[0027]在本申请的阵列基板的制作方法中，所述在所述第二源漏极层上形成第二有源层的步骤包括：
[0028]图案化处理所述第二源漏极层，以形成分离设置的第二源极和第二漏极；
[0029]在所述第二源极与所述第二漏极之间形成第二有源层，并使所述第二有源层延伸至覆盖至少部分所述第二源极和所述第二漏极。
[0030]有益效果
[0031]本申请通过将第二薄膜晶体管的第二有源层设置在第二源漏极层远离第二栅极的一侧，且第二有源层与第二源漏极层贴合连接，使所述第二薄膜晶体管构成底栅底接触结构，从而可以省去顶栅结构中原本需设置在有源层与栅极层之间的栅绝缘层以及设置在有源层与源漏极层之间的平坦层，由此减少至少两道热制程，使金属氧化物材料的第二有源层之后的膜层较少、热制程较少，可有效改善当前LTPO阵列基板中金属氧化物有源层受热制程影响发生载流子迁移而导致的器件稳定性变差问题。
附图说明
[0032]为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0033]图1是本申请所述阵列基板的整体结构示意图；
[0034]图2是本申请所述阵列基板的制作方法的流程框图；
[0035]图3至图13是本申请所述阵列基板的制作方法的流程示意图。
[0036]附图标记说明：
[0037]100、衬底；101、绝缘缓冲层；102、遮光层；103、防静电层；104、第一平坦层；105、信号引线；106、钝化层；107、层间过孔。
[0038]200、第一薄膜晶体管；210、第一有源层；220、第一栅极；230、第一源漏极层；240、电极板层；250、第一栅绝缘层；
[0039]300、第二薄膜晶体管；310、第二有源层；311、中间部；312、搭接部；320、第二栅极；330、第二源漏极层；331、第二源极；332、第二漏极；第二栅绝缘层340。
具体实施方式
[0040]下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。此外，应当理解的是，此处所描述的具体实施方式仅用于说明和解释本申请，并不用于限制本申请。在本申请中，在未作相反说明的情况下，使用的方位词如“上”和“下”通常是指装置实际使用或工作状态下的上和下，具体为附图中的图面方向；而“内”和“外”则是针对装置的轮廓而言的。
[0041]在当前的LTPO阵列基板中，氧化物薄膜晶体管通常为顶栅式结构，其有源层之后的膜层较多且多为热制程制作，金属氧化物材料的有源层内的载流子受热容易迁移，导致器件稳定性变差。本申请基于上述技术问题提出了以下方案。
[00本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种阵列基板，其特征在于，包括：衬底；第一薄膜晶体管，设置在所述衬底上，所述第一薄膜晶体管包括低温多晶硅材料的第一有源层；第二薄膜晶体管，设置在所述衬底上，所述第二薄膜晶体管包括第二栅极、绝缘设置在所述第二栅极上的第二源漏极层以及与所述第二源漏极层连接的第二有源层，所述第二有源层包括金属氧化物材料；其中，所述第二有源层位于所述第二源漏极层远离所述第二栅极的一侧，以及所述第二有源层与所述第二源漏极层贴合连接。2.根据权利要求1所述的阵列基板，其特征在于，所述第二源漏极层包括分离设置的第二源极和第二漏极；其中，所述第二有源层设置于所述第二源极与所述第二漏极之间，以及所述第二有源层延伸至覆盖至少部分所述第二源极和至少部分所述第二漏极。3.根据权利要求1或2所述的阵列基板，其特征在于，所述第二有源层包括中间部和位于所述中间部两侧的搭接部；其中，所述中间部与所述第二源漏极层同层设置，以及所述搭接部设置于所述第二源漏极层上。4.根据权利要求1所述的阵列基板，其特征在于，所述第二有源层在所述第二栅极上的正投影位于所述第二栅极内。5.根据权利要求1所述的阵列基板，其特征在于，所述第一薄膜晶体管还包括绝缘设置在所述第一有源层上的第一栅极以及与所述第一有源层连接的第一源漏极层；其中，所述第一源漏极层位于所述第一栅极远...

【专利技术属性】
技术研发人员：马倩，周星宇，
申请(专利权)人：深圳市华星光电半导体显示技术有限公司，
类型：发明
国别省市：