一种驱动芯片、显示系统及显示设备技术方案

本申请提供一种驱动芯片、显示系统及显示设备。驱动芯片包括两块独立的SRAM存储器，分别用于存储显示阵列的显示数据及开路数据；开路数据表征显示阵列中的LED是否为开路；读写控制模块，与SRAM存储器连接，读写控制模块用于根据开路数据控制显示数据的输出；当显示阵列中某通道LED对应的开路数据表征为开路时，该通道所对应的显示数据被屏蔽，SRAM存储器输出的显示数据置为0。通过该方式，节约芯片的存储空间，同时还能简化芯片地址运算，降低芯片成本。成本。成本。

【技术实现步骤摘要】
一种驱动芯片、显示系统及显示设备


[0001]本申请涉及集成电路领域，具体而言，涉及一种驱动芯片、显示系统及显示设备。

技术介绍

[0002]当LED阵列中某一颗灯珠未与电源或者地进行连接，即为开路。开路的灯珠无法正常工作点亮，同时如果对开路的灯珠进行恒流输出，可能会引起对其他相邻灯珠的误点亮。为了解决该技术问题，目前通常会对LED阵列中的灯珠进行开路检测，当检测到其处于开路状态(即出现物理故障)，就对该灯珠的显示状态置为0，即不管其显示数据如何，该灯珠都不点亮，这就避免了对相邻灯珠的误点亮问题。假设显示数据16bit，开路数据1bit，LED阵列为N*M，N表示行，M表示列。存储时需要存储上一帧和下一帧的显示数据，即存储2*N*M*16bit显示数据，开路数据N*M*1bit。现有技术的实现方案有两种。
[0003]方案一：存储器中显示数据和开路数据分开读写，每次写入显示数据为16bit，开路数据1bit。存储器地址是采用二进制编码，即存储器的大小只能是2
n
，假设显示数据总计为512bit，即使只增加1bit开路数据，存储器将变成1024bit。这就使得存储器的大小因为存储开路数据增加了1倍，但实际使用的存储空间只有1bit*N*M，造成了存储的浪费。同时，显示数据和开路数据在同一个存储器且地址不同，读数据时需要分别读取开路数据地址和显示数据地址，这就使得芯片运算复杂，增加了功耗。
[0004]方案二：存储器中显示数据和开路数据同步读写，每次读写的数据为17bit，即16bit显示数据和1bit开路数据同步读写，需要的存储空间为2*17bit*N*M，本方案由于读取数据简单，是目前最为常用的技术方案。

技术实现思路

[0005]本申请实施例的目的在于提供一种驱动芯片、显示系统及显示设备，可以节约存储空间，降低数据总线的数据传输量，简化存储器的地址映射，以达到降低芯片成本的目的。
[0006]本专利技术是这样实现的：
[0007]本申请第一方面提供一种驱动芯片，包括：
[0008]SRAM存储模块，包括存储显示阵列显示数据的显示数据存储单元，以及存储显示阵列开路数据的开路数据存储单元，所述开路数据表征所述显示阵列中的灯珠是否为开路；
[0009]读写控制模块，与所述SRAM存储模块连接，用于控制所述显示数据和开路数据的读写，其中，开路数据和显示数据的写使能独立控制，开路数据写入开路数据存储单元，显示数据写入显示数据存储单元，读使能时，读出显示数据和开路数据，显示数据和开路数据经逻辑处理后输出，使得表征为开路的显示数据置为0。
[0010]相较于现有技术，本申请所提供的驱动芯片，所需的SRAM存储模块存储要求更低，由于本申请采用单独存储显示数据和开路数据，假设显示数据16bit，开路数据1bit，采用
本方案实际所需的存储空间就是实际使用空间，不会因为存储在同一个存储器中造成存储浪费。同时，开路数据只写入1次，无需重复写入，每次只需要写16bit的显示数，也就是减小了数据传输总量，而且无需增加地址映射以区分开路数据和显示数据，减轻了芯片运算负荷，可以使芯片的成本更低。
[0011]进一步的，所述读写控制模块包括一个开路使能控制端，用于控制所述显示数据和开路数据是否经过所述逻辑处理。当开路数据表征为开路时，通过开路使能控制端控制开路数据和显示数据做逻辑运算，使得该开路数据对应的灯珠显示数据置为0。
[0012]更进一步的，所述读写控制模块包括：
[0013]至少两个写使能控制端，分别用于控制开路数据和显示数据的写使能，或一个写使能控制端，通过分时复用完成显示数据和开路数据的写使能；
[0014]至少一个读使能控制端，用于控制开路数据和显示数据的读使能。
[0015]单独控制控制开路数据写使能，可以使得开路数据只写入一次，在写入显示数据时，无需重复再次写入开路数据，减轻了数据传输总量。
[0016]优选的，所述读写控制模块包括：
[0017]显示数据读写单元和开路数据读写单元，分别用于读写所述显示数据和开路数据；
[0018]SRAM控制逻辑单元和译码器，所述SRAM控制逻辑单元用于实现所述显示数据和开路数据的读写使能，并控制所述开路数据表征为开路的显示数据置为0，其余灯珠的显示数据正常输出；
[0019]所述译码器基于所述SRAM控制逻辑单元的控制逻辑产生所述开路数据和或显示数据所对应的地址信号，以完成开路数据和或显示数据的读写。
[0020]进一步的，所述显示数据存储单元和开路数据存储单元共用同一组地址信号，读使能时，一组地址信号即可同时读出显示数据以及其对应的开路数据。
[0021]将开路数据和显示数据进行“捆绑”共用同一个地址信号，因此无需额外增加开路数据地址信号，译码器一次寻址即可读出开路数据和显示数据，本申请最大的共享既实现了同步读出开路数据和显示数据，还减少开路数据的地址映射，使得显示数据存储单元和开路数据存储单元共用同一组地址信号，也就是同一颗或多颗灯珠其显示数据和开路数据的寻址信号相同，整体上降低了芯片地址运算。
[0022]进一步的，读使能时，所述显示数据读写单元读取显示数据并接收开路数据读写单元将读取的开路数据，显示数据和开路数据经逻辑后输出，使得表征为开路的显示数据置为0；
[0023]或，所述开路数据读写单元读出开路数据，显示数据读写单元读出显示数据，开路数据和显示数据行逻辑运算，使得表征为开路的显示数据置为0。
[0024]进一步的，所述显示数据存储单元包括存储阵列A和存储阵列B，所述存储阵列A和存储阵列B交替读取、写入所述显示数据，所述开路数据存储单元写入开路数据后，交替与所述存储阵列A或存储阵列B读取数据。
[0025]进一步的，所述存储阵列A和存储阵列B的数据分别为Nbit，所述开路数据存储单元的数据为1bit。
[0026]本申请第二方面提供一种显示系统，包括控制卡和驱动IC，所述驱动IC为本申请
第一方面所述的驱动芯片。
[0027]本申请第三方面提供一种显示设备，包括显示阵列及与所述显示阵列连接的如本申请第二方面所述显示系统。
[0028]有益效果：相较于现有技术的方案一，本申请节约了存储空间，减少了寻址运算，相较于方案二，本申请只存1次开路数据，且无需循环发，因此既节约了存储空间又减小了数据传输量，即，本申请相较于现有技术具有所需存储小、数据传输总量低、运算负荷轻等优势，降低了芯片成本。
附图说明
[0029]为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
[0030]图1为一种LED显示阵列的结构示意图。
[0031]图2为本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种驱动芯片，其特征在于，包括：SRAM存储模块，包括存储显示阵列显示数据的显示数据存储单元，以及存储显示阵列开路数据的开路数据存储单元，所述开路数据表征所述显示阵列中的灯珠是否为开路；读写控制模块，与所述SRAM存储模块连接，用于控制所述显示数据和开路数据的读写，其中，开路数据和显示数据的写使能独立控制，开路数据写入开路数据存储单元，显示数据写入显示数据存储单元，读使能时，读出显示数据和开路数据，显示数据和开路数据经逻辑处理后输出，使得表征为开路的显示数据置为0。2.根据权利要求1所述的驱动芯片，其特征在于，所述读写控制模块包括一个开路使能控制端，用于控制所述显示数据和开路数据是否经过所述逻辑处理。3.根据权利要求1所述的驱动芯片，其特征在于，所述读写控制模块包括：至少两个写使能控制端，分别用于控制开路数据和显示数据的写使能，或一个写使能控制端，通过分时复用完成显示数据和开路数据的写使能；至少一个读使能控制端，用于控制开路数据和显示数据的读使能。4.根据权利要求1所述的驱动芯片，其特征在于，所述读写控制模块包括：显示数据读写单元和开路数据读写单元，分别用于读写所述显示数据和开路数据；SRAM控制逻辑单元和译码器，所述SRAM控制逻辑单元用于实现所述显示数据和开路数据的读写使能，并控制所述开路数据表征为开路的显示数据置为0，其余灯珠的显示数据正常输出；所述译码器基于所述...

【专利技术属性】
技术研发人员：唐永生，黄立，
申请(专利权)人：成都利普芯微电子有限公司，
类型：发明
国别省市：