本实用新型专利技术提供了一种芯片级联显示电路、显示装置和空调器，所述芯片级联显示电路包括：第一芯片，所述第一芯片包括多个第一输出端和串行输出端；第二芯片，所述第二芯片包括多个第二输出端和延时输入端；显示输出单元，所述显示输出单元电连接所述第一输出端和所述第二输出端；延时单元，所述延时单元电连接所述串行输出端和所述延时输入端。本实用新型专利技术解决了芯片级联时，第二级的输入数据与时钟之间无延迟，导致容易误读的问题。导致容易误读的问题。导致容易误读的问题。
【技术实现步骤摘要】
一种芯片级联显示电路、显示装置和空调器
[0001]本技术涉及空调
，具体而言，涉及一种芯片级联显示电路、显示装置和空调器。
技术介绍
[0002]目前，传统的显示屏驱动方案是通过采用驱动芯片和一些其他的辅助芯片来实现的，多个芯片组合起来，共同实现对显示屏的驱动控制。其中，当多个芯片级联时，数据信号经多个串联的芯片串行传递后作为下级的数据信号输入，因而与时钟之间无延时，有导致误读的可能性。
技术实现思路
[0003]本技术解决的问题为芯片级联时，第二级的输入数据与时钟之间无延迟，导致容易误读。
[0004]为解决上述问题，本技术提供一种芯片级联显示电路、显示装置和空调器。
[0005]一方面，本技术提供一种芯片级联显示电路，包括：第一芯片，所述第一芯片包括多个第一输出端和串行输出端；第二芯片，所述第二芯片包括多个第二输出端和延时输入端；显示输出单元，所述显示输出单元电连接所述第一输出端和所述第二输出端；延时单元，所述延时单元电连接所述串行输出端和所述延时输入端。
[0006]与现有技术相比，采用该技术方案所达到的技术效果：所述第一芯片的串行输出端输出数据信号与时钟保持一致，通过所述延时单元对该数据信号进行延时处理，所述第二芯片能够准确判断读入的数据信号，从而保证数据信号的可靠性。
[0007]进一步的，所述延时单元包括：RC延时电路，所述RC延时电路包括：第一电阻和第一电容，所述第一电阻电连接所述串行输出端，所述第一电容电连接所述第一电阻远离所述第一电容的一端，所述第一电容远离所述第一电阻的一端接地。
[0008]采用该技术方案所达到的技术效果：所述第一电容极板间的电压随电荷的积累而上升，因此电压具有一定的延时，实现第二芯片的数据信号的延时输入。
[0009]进一步的，所述延时单元还包括：第一三极管，所述第一三极管的发射极电连接所述串行输出端，所述第一三极管的集电极电连接所述延时输入端。
[0010]采用该技术方案所达到的技术效果：当所述第一三极管的基级电压满足要求时，所述第一三极管才会导通，所述串行输出端的信号才能够传输至所述延时输入端，因此实现了数据信号的延时输入。
[0011]进一步的，所述延时单元还包括：分压电路，所述分压电路与所述RC延时电路并联，所述分压电路包括：串联的第二电阻和第三电阻，所述第二电阻电连接所述延时输入端，所述第一三极管的基极电连接于所述第二电阻和所述第三电阻之间。
[0012]采用该技术方案所达到的技术效果：所述第二电阻和所述第三电阻对所述串行输出端的电压进行分压，当所述第二电阻和所述第三电阻之间的电压值满足所述第一三极管
的基级要求时，所述第一三极管才会导通，因此所述第二电阻和所述第三电阻进一步起到了延时的作用。
[0013]进一步的，所述分压电路包括：第四电阻，所述第四电阻的一端电连接所述第一三极管的集电极，所述第四电阻的另一端接地。
[0014]采用该技术方案所达到的技术效果：所述第四电阻用于保护所述第一三极管，避免所述第一三极管电流过大导致烧坏。
[0015]进一步的，所述芯片级联显示电路还包括：第二电容，所述第二电容一端电连接所述第一三极管的集电极和所述延时输入端，所述第二电容的另一端接地。
[0016]采用该技术方案所达到的技术效果：所述第一三极管导通后，所述第二芯片的所述延时输入端和接地端之间的电压能够与所述串行输出端的电压相同，保证数据信号的准确传递；所述第二电容避免所述延时输入端和接地端之间短路。
[0017]进一步的，所述芯片级联显示电路还包括：数据输入单元；所述第一芯片包括第一移位信号输入端，所述第二芯片包括第二移位信号输入端，所述数据输入单元同时电连接所述第一移位信号输入端和所述第二移位信号输入端。
[0018]采用该技术方案所达到的技术效果：所述数据输入单元发送的数据信号经过第一芯片和第二芯片处理，所述第一芯片和所述第二芯片的移位寄存器接收所述数据信号，所述数据信号在移位脉冲的作用下左移或右移。
[0019]进一步的，所述芯片级联显示电路还包括：移位信号发生器；所述第一芯片还包括：第一输入端，所述移位信号发生器电连接所述第一输入端。
[0020]采用该技术方案所达到的技术效果：所述移位信号发生器将数据信号发送至所述第一输入端，所述第一输入端可以由第一芯片进行控制，使得该数据信号实现一定的延时，保证数据信号读入的可靠性。
[0021]进一步的，所述芯片级联显示电路还包括：锁存时钟信号发生器；所述第一芯片包括第一锁存时钟信号输入端，所述第二芯片包括第二锁存时钟信号输入端，所述锁存时钟信号发生器电连接所述第一锁存时钟信号输入端和所述第二锁存时钟信号输入端。
[0022]采用该技术方案所达到的技术效果：所述锁存时钟信号发生器将数据信号发送至所述第一锁存时钟信号输入端和所述第二锁存时钟信号输入端，所述第一芯片的锁存寄存器给出锁存脉冲，所述串行输出端和所述第一输出端输出，并保持所述所述第一输入端的值。
[0023]另一方面，本技术提供一种显示装置，所述显示装置包括如上述任一实施例提供的芯片级联显示电路。
[0024]采用该技术方案所达到的技术效果：所述显示装置通过所述芯片级联显示电路，能够延时输出所述第二芯片的数据信号，保证数据信号的可靠性，从而显示正确。
[0025]再一方面，本技术提供一种空调器，所述空调器包括如上述任一实施例提供的显示装置，所述空调器还包括：空调器本体，所述显示装置设于所述空调器本体的前侧，用于显示所述空调器的运行状态和环境参数。
[0026]采用该技术方案所达到的技术效果：所述空调器通过所述显示装置能够准确显示所述空调器的运行状态和环境参数。
[0027]综上所述，本申请上述各个实施例可以具有如下一个或多个优点或有益效果：i)
所述第一芯片的串行输出端输出数据信号与时钟保持一致，通过所述延时单元对该数据信号进行延时处理，所述第二芯片能够准确判断读入的数据信号，从而保证数据信号的可靠性；ii)所述第一电容极板间的电压随电荷的积累而上升，因此电压具有一定的延时，实现第二芯片的数据信号的延时输入；iii)所述第一三极管控制所述串行输出端和所述延时输入端之间底端通断，所述第二电阻和所述第三电阻实现分压，对所述串行输出端输出的信号进一步延时，当所述第二电阻和所述第三电阻之间的电压满足所述第一三极管的基级电压所述第一三极管才会导通，此时所述延时输入端能够获取数据信号。
附图说明
[0028]图1为本技术第一实施例提供的一种芯片级联显示电路的模块示意图。
[0029]图2为芯片级联显示电路的结构示意图。
[0030]图3为第一芯片和第二芯片的结构示意图。
[0031]图4为延时单元的结构示意图。
[0032]附图标记说明：
[0033]100
‑
芯片级联显示电路；1本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种芯片级联显示电路，其特征在于，包括：第一芯片(110)，所述第一芯片(110)包括多个第一输出端(111)和串行输出端(112)；第二芯片(120)，所述第二芯片(120)包括多个第二输出端(121)和延时输入端(122)；显示输出单元(130)，所述显示输出单元(130)电连接所述第一输出端(111)和所述第二输出端(121)；延时单元(140)，所述延时单元(140)电连接所述串行输出端(112)和所述延时输入端(122)。2.根据权利要求1所述的芯片级联显示电路，其特征在于，所述延时单元(140)包括：RC延时电路(141)，所述RC延时电路(141)包括：第一电阻(141a)和第一电容(141b)，所述第一电阻(141a)电连接所述串行输出端(112)，所述第一电容(141b)电连接所述第一电阻(141a)远离所述第一电容(141b)的一端，所述第一电容(141b)远离所述第一电阻(141a)的一端接地。3.根据权利要求2所述的芯片级联显示电路，其特征在于，所述延时单元(140)还包括：第一三极管(142)，所述第一三极管(142)的发射极电连接所述串行输出端(112)，所述第一三极管(142)的集电极电连接所述延时输入端(122)。4.根据权利要求3所述的芯片级联显示电路，其特征在于，所述延时单元(140)还包括：分压电路(143)，所述分压电路(143)与所述RC延时电路(141)并联，所述分压电路(143)包括：串联的第二电阻(143a)和第三电阻(143b)，所述第二电阻(143a)电连接所述延时输入端(122)，所述第一三极管(142)的基极电连接于所述第二电阻(143a)和所述第三电阻(143b)之间。5.根据权利要求4所述的芯片级联显示电路，其特征在于，所述分压电路(143)包括：第四电阻(144)，所述第四电阻(144)的一端电连接所述第一...
【专利技术属性】
技术研发人员：刘庆海，
申请(专利权)人：宁波奥克斯电气股份有限公司，
类型：新型
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。