本发明专利技术提供一种基于接口驱动电路的校正电路及校正方法，应用于接口驱动电路中，所述基于接口驱动电路的校正电路包括：至少一个切片单元，与所述主驱动单元连接；数字逻辑单元，与所述切片单元连接，用于控制不同的所述切片单元与所述主驱动单元的接通与断开；阻抗校正单元，与所述数字逻辑单元连接，用于根据所述主驱动单元和所述切片单元组成的整体电路结构进行判决，生成数字控制码，以使所述数字逻辑单元根据所述数字控制码控制不同的所述切片单元与所述主驱动单元的接通与断开。本发明专利技术实现了将校正电路与驱动电路分开，通过简单的改变校正电路中切片单元的个数，来改变驱动电路的阻抗调节的范围。路的阻抗调节的范围。路的阻抗调节的范围。
【技术实现步骤摘要】
基于接口驱动电路的校正电路及校正方法
[0001]本专利技术属于接口电路的
，涉及一种校正方法，特别是涉及一种基于接口驱动电路的校正电路及校正方法。
技术介绍
[0002]目前，在高速接口电路中，通常很多都是固定的负载阻抗，如单端负载阻抗(RL,SGL)50欧姆，差分负载阻抗(RL,DIFF)100欧姆，为了应对芯片制造工艺偏差的影响，通常需要对内部驱动电路的阻抗进行校正，以获得更高的性能。
[0003]在现有的技术方案中，通常会串联可控的MOS(Metal Oxide Semiconductor，金属氧化物半导体)管。在具体实施中，有的通过控制串联MOS管的栅端电压来实现，有的则是通过改变串联MOS管的个数来实现。上述两种方法都是通过控制串联晶体管的阻抗实现特定的输出阻抗控制，因此需要在输出驱动电路的每一个单元里都要加入对应的阻抗调节晶体管或阵列，由此存在以下缺点：(1)增加了输出驱动电路的面积以及复杂度。(2)实际某些应用中对阻抗的偏差不敏感，现有的校正方案将校正的电路和驱动电路放在一起实现，灵活度欠缺。
[0004]因此，如何解决现有技术无法在降低驱动电路面积及复杂度的同时提高校正电路实现的灵活性等缺陷，成为本领域技术人员亟待解决的技术问题。
技术实现思路
[0005]鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种基于接口驱动电路的校正电路及校正方法，用于解决现有技术无法在降低驱动电路面积及复杂度的同时提高校正电路实现的灵活性的问题。
[0006]为实现上述目的及其他相关目的，本专利技术一方面提供一种基于接口驱动电路的校正电路，应用于接口驱动电路中，所述接口驱动电路包括主驱动单元；所述基于接口驱动电路的校正电路包括：至少一个切片单元，与所述主驱动单元连接；所述切片单元作为所述接口驱动电路阻抗调节的校正单元；数字逻辑单元，与所述切片单元连接，用于控制不同的所述切片单元与所述主驱动单元的接通与断开；阻抗校正单元，与所述数字逻辑单元连接，用于根据所述主驱动单元和所述切片单元组成的整体电路结构进行判决，生成数字控制码，以使所述数字逻辑单元根据所述数字控制码控制不同的所述切片单元与所述主驱动单元的接通与断开。
[0007]于本专利技术的一实施例中，所述切片单元包括PMOS管和NMOS管；所述数字逻辑单元分别对所述切片单元中PMOS管组成的上拉路径和NMOS管组成的下拉路径单独控制，使得所述主驱动单元的上拉路径和下拉路径的阻抗进行分别校正。
[0008]于本专利技术的一实施例中，所述主驱动单元包括上拉电阻、下拉电阻和至少一个主切片单元。
[0009]于本专利技术的一实施例中，所述阻抗校正单元根据所述主驱动单元和所述切片单元
组成的整体电路结构进行判决，生成数字控制码，包括：确定所述上拉电阻的阻值、所述下拉电阻的阻值、所述主切片单元的个数、所述切片单元的个数以及差分负载阻抗；根据电源电压、差分负载阻抗、所述主切片单元的个数、所述切片单元的个数确定电流源的电流值；根据所述电流值生成数字控制码。
[0010]于本专利技术的一实施例中，所述阻抗校正单元包括比较器和数字电路；在所述主驱动单元的上拉路径阻抗校正过程中，所述阻抗校正单元通过所述比较器和所述数字电路进行判决，生成所述数字控制码，控制所述主驱动单元中镜像驱动部分的压降为第一预设比例的电源电压。
[0011]于本专利技术的一实施例中，在所述主驱动单元的上拉路径阻抗校正过程中，将上拉路径的电压选通至所述比较器的正端，所述第一预设比例的电源电压选通至所述比较器的负端；确定所述切片单元中PMOS管的个数和NMOS管的个数；固定所述NMOS管的个数，通过所述数字逻辑单元改变接通至所述主驱动单元的PMOS管的个数，调整所述上拉路径的电压，直至所述上拉路径的输出阻抗与目标值之前处于预设范围内结束校正。
[0012]于本专利技术的一实施例中，在所述主驱动单元的下拉路径阻抗校正过程中，所述阻抗校正单元通过所述比较器和所述数字电路进行判决，生成所述数字控制码，控制所述主驱动单元中镜像驱动部分的压降为第二预设比例的电源电压。
[0013]为实现上述目的及其他相关目的，本专利技术另一方面提供一种基于接口驱动电路的校正方法，应用于接口驱动电路中，所述接口驱动电路包括主驱动单元，至少一个切片单元，与所述主驱动单元连接；所述基于接口驱动电路的校正方法包括：基于所述主驱动单元和所述切片单元组成的整体电路结构进行判决，生成数字控制码；根据所述数字控制码控制不同的所述切片单元与所述主驱动单元的接通与断开。
[0014]于本专利技术的一实施例中，所述主驱动单元包括上拉电阻、下拉电阻和至少一个主切片单元；所述基于所述主驱动单元和所述切片单元组成的整体电路结构进行判决，生成数字控制码的步骤，包括：在所述主驱动单元的上拉路径阻抗校正过程中，通过所述上拉电阻的阻值、所述下拉电阻的阻值、所述主切片单元的个数、所述切片单元的个数以及差分负载阻抗进行判决，生成所述数字控制码，控制所述主驱动单元中镜像驱动部分的压降为第一预设比例的电源电压。
[0015]于本专利技术的一实施例中，在所述主驱动单元的上拉路径阻抗校正过程中，将上拉路径的电压选通至比较器的正端，所述第一预设比例的电源电压选通至所述比较器的负端；其中，所述比较器用于校正的判决；确定所述切片单元中PMOS管的个数和NMOS管的个数；固定所述NMOS管的个数，改变接通至所述主驱动单元的PMOS管的个数，调整所述上拉路径的电压，直至所述上拉路径的输出阻抗与目标值之前处于预设范围内结束校正。
[0016]如上所述，本专利技术所述的基于接口驱动电路的校正电路及校正方法，具有以下有益效果：
[0017]本专利技术通过将校正电路与驱动电路分离开，实现比较灵活的配置。
[0018]提供了分离的校正电路，可以通过简单的改变校正单元中切片单元的个数，来改变驱动电路的阻抗调节的范围。本专利技术的校正只需要一个比较器，并且可以复用其他功能校正的比较器。
[0019]本专利技术校正方法有效的降低了输出驱动单元的复杂度，无需每个单元串联相应的
阻抗调节晶体管，有效的减小了驱动电路的面积，以及带来的寄生电容。
附图说明
[0020]图1显示为本专利技术的基于接口驱动电路的校正电路于一实施例中的结构示意图。
[0021]图2显示为本专利技术的基于接口驱动电路的校正电路于一实施例中的阻抗校正原理图。
[0022]图3显示为本专利技术的基于接口驱动电路的校正电路于一实施例中的上拉路径校正原理图。
[0023]图4显示为本专利技术的基于接口驱动电路的校正电路于一实施例中的下拉路径校正原理图。
[0024]图5显示为本专利技术的基于接口驱动电路的校正电路于一实施例中的接口驱动电路校正原理图。
[0025]图6显示为本专利技术的基于接口驱动电路的校正电路于一实施例中的切片单元设计原理图。
[0026]图7显示为本专利技术的基于接口驱动电路的校正方法于一实施例中的原理流程图。
[0027]本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种基于接口驱动电路的校正电路，其特征在于，应用于接口驱动电路中，所述接口驱动电路包括主驱动单元；所述基于接口驱动电路的校正电路包括：至少一个切片单元，与所述主驱动单元连接；所述切片单元作为所述接口驱动电路阻抗调节的校正单元；数字逻辑单元，与所述切片单元连接，用于控制不同的所述切片单元与所述主驱动单元的接通与断开；阻抗校正单元，与所述数字逻辑单元连接，用于根据所述主驱动单元和所述切片单元组成的整体电路结构进行判决，生成数字控制码，以使所述数字逻辑单元根据所述数字控制码控制不同的所述切片单元与所述主驱动单元的接通与断开。2.根据权利要求1所述的基于接口驱动电路的校正电路，其特征在于，所述切片单元包括PMOS管和NMOS管；所述数字逻辑单元分别对所述切片单元中PMOS管组成的上拉路径和NMOS管组成的下拉路径单独控制，使得所述主驱动单元的上拉路径和下拉路径的阻抗进行分别校正。3.根据权利要求1所述的基于接口驱动电路的校正电路，其特征在于：所述主驱动单元包括上拉电阻、下拉电阻和至少一个主切片单元。4.根据权利要求3所述的基于接口驱动电路的校正电路，其特征在于：所述阻抗校正单元根据所述主驱动单元和所述切片单元组成的整体电路结构进行判决，生成数字控制码，包括：确定所述上拉电阻的阻值、所述下拉电阻的阻值、所述主切片单元的个数、所述切片单元的个数以及差分负载阻抗；根据电源电压、差分负载阻抗、所述主切片单元的个数、所述切片单元的个数确定电流源的电流值；根据所述电流值生成数字控制码。5.根据权利要求4所述的基于接口驱动电路的校正电路，其特征在于，所述阻抗校正单元包括比较器和数字电路；在所述主驱动单元的上拉路径阻抗校正过程中，所述阻抗校正单元通过所述比较器和所述数字电路进行判决，生成所述数字控制码，控制所述主驱动单元中镜像驱动部分的压降为第一预设比例的电源电压。6.根据权利要求5所述的基于接口驱动电路的校正电路，其特征在于：在所述主驱动单元的上拉路径阻抗校正过程中，将上拉路径的电压选通至所述比较器的正端，所述第一预设比例的电源...
【专利技术属性】
技术研发人员：陈烨昕，
申请(专利权)人：南京金阵微电子技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。