随机数生成电路和方法、真随机数发生器技术

本发明专利技术提出了一种随机数生成电路，应用于电路技术领域，包括：信号产生电路、信号放大电路和信号转换电路，该信号产生电路用于产生具有相位差的一对信号，该信号放大电路用于放大该一对信号的相位差，该信号放大电路为时间放大器，该信号转换电路用于将相位差放大后的该一对信号转换为原始随机数后输出。本发明专利技术还提出了一种随机数生成方法、真随机数发生器，通过将信号放大电路用于随机数生成，利用信号放大电路来放大时钟抖动强度，解决了分辨率受限于数字电路标准单元延时极限的问题。于数字电路标准单元延时极限的问题。于数字电路标准单元延时极限的问题。

【技术实现步骤摘要】
随机数生成电路和方法、真随机数发生器


[0001]本专利技术涉及电路
，尤其涉及一种随机数生成电路和方法、真随机数发生器。

技术介绍

[0002]真随机数发生器(TRNG，True Random Number Generator)的设计一直是近年来密码学领域研究的重点。TRNG设计在高熵值和高吞吐量上存在折中。高熵值需要积累足够的时钟抖动强度，而时钟抖动强度积累速率的平方与时间成正比。
[0003]对于基于基本环形振荡器的TRNG(ERO
‑
TRNG)及其衍生的TRNG而言，保证熵值不变的前提下，提高采样率可以降低所需的时钟抖动强度，从而大幅提高吞吐量。目前在上述传统的TRNG设计中对于原始随机数的部分，存在分辨率受限于数字电路标准单元延时极限的缺点，导致吞吐量不能进一步提高。

技术实现思路

[0004]本专利技术的主要目的在于提供一种随机数生成电路和方法、真随机数发生器，分辨率不受限于数字电路标准单元延时极限。
[0005]为实现上述目的，本专利技术实施例第一方面提供一种随机数生成电路，包括：
[0006]信号产生电路、信号放大电路和信号转换电路；
[0007]所述信号产生电路包括两个输入端和两个输出端，所述信号产生电路的两个输入端均与外部信号输入端相连，所述信号产生电路用于产生具有相位差的一对信号；
[0008]所述信号放大电路包括两个输入端和两个输出端，所述信号放大电路的两个输入端与所述信号产生电路的两个输出端一一相连，所述信号放大电路用于放大所述一对信号的相位差，所述信号放大电路为时间放大器；
[0009]所述信号转换电路包括两个输入端和一个输出端，所述信号转换电路的两个输入端与所述信号放大电路的两个输出端一一相连，所述信号转换电路用于将相位差放大后的所述一对信号转换为原始随机数后输出。
[0010]在本专利技术一实施例中，令具有相位差的所述一对信号上升沿的时间差为ΔT
in
，令相位差放大后的所述一对信号上升沿的时间差为ΔT
out
，则ΔT
out
＝G
·
ΔT
in
，G为所述信号放大电路的放大倍数。
[0011]在本专利技术一实施例中，所述信号产生电路包括两个组成器件相同且拓扑结构相同的第一环形振荡器。
[0012]在本专利技术一实施例中，所述第一环形振荡器均包括依次串联的多个非门和一个与非门，所述与非门的一个输入端与所述外部信号输入端相连，所述与非门的输出端与所述信号放大电路的输入端相连。
[0013]在本专利技术一实施例中，所述信号放大电路包括两个组成器件相同且拓扑结构相同的时间放大单元。
[0014]在本专利技术一实施例中，所述时间放大单元包括：
[0015]第二环形振荡器，包括多个依次串联的可调节与非门，所述信号产生电路的一个输出端与任一所述可调节与非门的一个输入端相连；
[0016]非门，所述非门的输入端与所述任一所述可调节与非门的输出端相连；
[0017]边沿检测器，所述边沿检测器的输入端与所述非门的输出端相连，所述边沿检测器的输出端与所述时间数字转换器的输入端相连，所述边沿检测器用于生成所述第二环形振荡器的使能信号和在检测到周期放大后的所述信号的情况下生成输出信号，或者，所述边沿检测器用于在检测到周期放大后的所述信号的情况下生成输出信号，所述输出信号为相位差放大后的所述一对信号中的一个。
[0018]在本专利技术一实施例中，所述可调节与非门包括：
[0019]N+1个并联的与非门，N+1个并联的所述与非门中1个并联的所述与非门的使能信号保持为高，N个并联的所述与非门的使能信号为所述外部信号，N为大于0的正整数。
[0020]在本专利技术一实施例中，所述边沿检测器包括：
[0021]两个D触发器，所述两个D触发器中的一个D触发器的D输入端接高电平，所述一个D触发器的时钟端与所述非门的输出端相连，所述两个D触发器中的另一个D触发器的D输入端与所述一个D触发器的Q输出端相连，所述另一个D触发器的时钟端与所述非门的输出端相连，所述另一个D触发器的Q输出端与所述信号转换电路的输入端相连；
[0022]其中，所述一个D触发器的Q输出端连接一个非门的输入端，所述非门的输出端连接所述外接信号。
[0023]在本专利技术一实施例中，所述信号转换电路包括：
[0024]延时链，包括两个输入端和多个输出端，所述延时链的两个输入端分别与所述信号放大电路的两个输出端一一相连，所述延时链用于对所述一对信号进行采样，得到数字信号；
[0025]优先编码器，包括多个输入端和一个输出端，所述优先编码器的多个输入端分别与所述延时链的多个输出端一一相连，优先编码器用于检测所述数字信号片段中的第一个边沿位，并将所述第一个边沿位的最低有效位作为原始随机数进行输出。
[0026]本公开的第二方面还提供了一种随机数生成方法，应用于随机数生成电路，所述随机数生成电路包括依次连接的信号产生电路、信号放大电路和信号转换电路，所述信号放大电路为时间放大器，所述方法包括：
[0027]通过所述信号产生电路产生具有相位差的一对信号；
[0028]通过所述信号放大电路放大所述一对信号的相位差；
[0029]通过所述信号转换电路将相位差放大后的所述一对信号转换为原始随机数后输出。
[0030]在本专利技术一实施例中，令具有相位差的所述一对信号上升沿的时间差为ΔT
in
，令相位差放大后的所述一对信号上升沿的时间差为ΔT
out
，则ΔT
out
＝G
·
ΔT
in
，G为所述信号放大电路的放大倍数。
[0031]本公开的第三方面还提供了一种真随机数发生器，包括第一方面所述的随机数生成电路和原始随机数处理电路；
[0032]所述随机数生成电路，用于生成原始随机数；
[0033]所述原始随机数处理电路，用于对所述原始随机数进行处理，生成外部随机数。
[0034]根据本专利技术实施例，本专利技术提供的随机数生成电路包括：信号产生电路、信号放大电路和信号转换电路，该信号产生电路包括两个输入端和两个输出端，该信号产生电路的两个输入端均与外部信号输入端相连，该信号产生电路用于产生具有相位差的一对信号，该信号放大电路包括两个输入端和两个输出端，该信号放大电路的两个输入端与该信号产生电路的两个输出端一一相连，该信号放大电路用于放大该一对信号的相位差，该信号转换电路包括两个输入端和一个输出端，该信号转换电路的两个输入端与该信号放大电路的两个输出端一一相连，该信号转换电路用于将相位差放大后的该一对信号转换为原始随机数后输出。通过将信号放大电路用于随机数生成，利用信号放大电路来放大时钟抖动强度，解决了分辨率受限于数字电路标准单元延时极限的问题。
附图说明
[0035]为了更清楚地说明本专利技术实施例或本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种随机数生成电路，其特征在于，包括：信号产生电路、信号放大电路和信号转换电路；所述信号产生电路包括两个输入端和两个输出端，所述信号产生电路的两个输入端均与外部信号输入端相连，所述信号产生电路用于产生具有相位差的一对信号；所述信号放大电路包括两个输入端和两个输出端，所述信号放大电路的两个输入端与所述信号产生电路的两个输出端一一相连，所述信号放大电路用于放大所述一对信号的相位差，所述信号放大电路为时间放大器；所述信号转换电路包括两个输入端和一个输出端，所述信号转换电路的两个输入端与所述信号放大电路的两个输出端一一相连，所述信号转换电路用于将相位差放大后的所述一对信号转换为原始随机数后输出。2.根据权利要求1所述的随机数生成电路，其特征在于，所述信号产生电路包括两个组成器件相同且拓扑结构相同的第一环形振荡器。3.根据权利要求2所述的随机数生成电路，其特征在于，所述第一环形振荡器均包括依次串联的多个非门和一个与非门，所述与非门的一个输入端与所述外部信号输入端相连，所述与非门的输出端与所述信号放大电路的输入端相连。4.根据权利要求1所述的随机数生成电路，其特征在于，所述信号放大电路包括两个组成器件相同且拓扑结构相同的时间放大单元。5.根据权利要求4所述的随机数生成电路，其特征在于，所述时间放大单元包括：第二环形振荡器，包括多个依次串联的可调节与非门，所述信号产生电路的一个输出端与任一所述可调节与非门的一个输入端相连；非门，所述非门的输入端与所述任一所述可调节与非门的输出端相连；边沿检测器，所述边沿检测器的输入端与所述非门的输出端相连，所述边沿检测器的输出端与所述时间数字转换器的输入端相连，所述边沿检测器用于生成所述第二环形振荡器的使能信号和在检测到周期放大后的所述信号的情况下生成输出信号，或者，所述边沿检测器用于在检测到周期放大后的所述信号的情况下生成输出信号，所述输出信号为相位差放大后的所述一对信号中的一个。6.根据权利要求5所述的随机数生成电路，其...

【专利技术属性】
技术研发人员：刘雷波，杨明凯，杨博翰，魏少军，
申请(专利权)人：清华大学无锡应用技术研究院，
类型：发明
国别省市：