一种集成反向续流二极管的平面SiCMOSFET制造技术

本发明专利技术公开了一种集成反向续流二极管的平面SiC MOSFET，属于半导体技术领域。该器件栅极为分离栅结构，通过源极多晶硅将栅极多晶硅分成左右两部分，并在底部添加额外的P

【技术实现步骤摘要】
一种集成反向续流二极管的平面SiC MOSFET


[0001]本专利技术涉及一种集成反向续流二极管的平面SiC MOSFET，属于半导体


技术介绍

[0002]碳化硅为代表的第三代半导体材料因为其卓越的材料性能走入了市场。相较于传统的Si基半导体，SiC MOSFET有着更高的击穿电压、更高的稳定性、更高的导热性以及更宽的禁带宽度，在现今的应用也越来越广泛。
[0003]相比于沟槽型SiC MOSFET，平面型SiC MOSFET有着更加成熟、更加简单的技术工艺，省去了在SiC晶体上额外刻蚀沟槽的过程，而沟槽型SiC MOSFET的沟槽质量很大程度上决定了器件的各类特性，例如击穿电压、开关寿命、栅电荷、导通电阻等，这对于很多企业来说有着很大的技术压力，所以平面型SiC MOSFET仍然占据着SiC MOSFET商用市场的主导地位；并且平面型MOSFET在面对高正向偏置电压时不用考虑沟槽栅拐角处的高碰撞电离以及高电场强度，因此往往也会有着更高的耐压水平，所以在3000V～4500V的范围内，平面型SiC MOSFET有着更高的竞争力，并且完全有能力取代Si IGBT成为理想的高压功率开关器件。
[0004]作为开关器件，在电路中时常因为振荡或者电压尖峰而需要一个反向的续流二极管，避免器件的退化。现在对于使用续流二极管主要有下面几种办法：1、在电路中并联二极管，不过这会导致电路增加附带的开关电容以及栅极电荷退化，提高整个电路的能量损耗；2、在器件完成封装的同时，把续流二极管与MOSFET做成一套设施，可是这样降低芯片的面积使用率，同时由于多个系统集成而造成的器件的额外电流泄露，降低器件的使用可靠性等等。3、是利用开关元件自带的寄生体二极管作为反向电压时的续流二极管，但对于传统的SiC MOSFET来讲，体二极管的使用会带来一些特性：首先是SiC MOSFET的自身体二极管的阈值电压较高，约为3V，使得电路的额外能量消耗提高，能量的利用率下降；二是体二极管的导通会导致器件的双极退化，这是由于电子空穴对的复合会造成SiC材料内部的缺陷增多，掺杂区域漂移，从而导致永久性的MOSFET各类泄露电流量提高，最终形成永久性的损伤失效。
[0005]另外传统平面型开关三极管在栅极氧化物与JFET区接触面在高正向偏置电压下的高碰撞电离以及电场浓度，导致器件的氧化介质在高场下的提前击穿以及长期使用下的器件静态特性退化。并且功率MOSFET器件在给栅极施加电荷至开启的过程中，由于输入与输出之间的栅漏电容(密勒电容)的存在，栅极的驱动过程中先给电容进行充电，而后是器件的开启，这就会使得器件在开启过程中有很长一段时间的平台电压，增加器件的开关能量损耗，对器件的使用造成非常不利的影响。

技术实现思路

[0006]为了解决传统平面SiC MOSFET结构使用寄生体二极管续流时产生的各类问题，本专利技术提出一种集成反向续流二极管的平面SiC MOSFET，所述平面SiC MOSFET器件的栅极为
分离栅结构，通过连接到源极的多晶硅将连接到栅极的多晶硅分成左右两部分，并在连接到源极的多晶硅的下方续流管氧化物的底部添加额外的P
‑
shield区域，且连接到源极的多晶硅通过贯穿续流管氧化物与P
‑
shield区相连；连接到源极的多晶硅下方的续流管氧化物的厚度小于连接到栅极的多晶硅下方的沟道氧化物的厚度。
[0007]可选的，所述平面SiC MOSFET的元胞结构包括由下至上依次层叠设置的漏极金属1、第一导电类型衬底层2、第一导电类型外延层3、JFET区4和源极金属13；
[0008]所述JFET区4上方左右对称设有P
‑
base区11、P
‑
plus区10、N
‑
plus区9，所述JFET区4上方中间设有P
‑
shield区5；其中，左侧P
‑
plus区10位于左侧P
‑
base区11的左上方；左侧N
‑
plus区9位于左侧P
‑
base区11上方，且左侧N
‑
plus区9的右侧和下方被左侧P
‑
base区11包裹，左侧N
‑
plus区9的左侧与左侧P
‑
plus区10贴合；右侧P
‑
base区11、右侧P
‑
plus区10以及右侧N
‑
plus区9与左侧对称设置；
[0009]所述P
‑
shield区5位于JFET区4的顶部中间；
[0010]所述左侧沟道氧化物8位于左侧N
‑
plus区9、左侧P
‑
base区11、JFET区4上方；右侧沟道氧化物8与左侧沟道氧化物8对称设置；
[0011]所述左侧栅极多晶硅7位于左侧沟道氧化物8上方；右侧栅极多晶硅7位于右侧沟道氧化物8上方；
[0012]所述左右续流管氧化物12位于P
‑
shield区5上方；
[0013]所述源极多晶硅6位于P
‑
shield区5、续流管氧化物12上方，底部贯穿续流管氧化物12与P
‑
shield区5相连，顶部贯穿阻断氧化物14与源极金属13相连；
[0014]所述阻断氧化物14被源极多晶硅6顶部贯穿后分为左右两部分，左侧阻断氧化物14位于左侧栅极多晶硅7的上方、左方和右方；右侧阻断氧化物位于右侧栅极多晶硅7的上方、左方和右方；
[0015]所述源极金属13位于P
‑
plus区10、N
‑
plus区9、阻断氧化物14、源极多晶硅6上方。
[0016]可选的，所述栅极多晶硅7下方的氧化物为沟道氧化物8，周围其他位置处的氧化物为阻断氧化物14，所述阻断氧化物14的厚度大于沟道氧化物8的厚度；所述沟道氧化物8的厚度大于续流管氧化物12的厚度。
[0017]可选的，所述沟道氧化物8厚度为40nm～100nm，所述续流管氧化物12的厚度为10nm～40nm；所述阻断氧化物14厚度为0.5～5μm。
[0018]可选的，所述源极金属13与源极多晶硅6的接触孔长度为1μm～5μm。
[0019]可选的，所述P
‑
shield区5与源极多晶硅6的接触孔长度为0.4μm～1μm。
[0020]可选的，所述P
‑
shield区5的宽度为1μm～2μm，厚度为0.5μm～1μm；所述P
‑
shield区5与两侧P
‑
base区11的间距为1μm～5μm。
[0021]可选的，所述续流管氧化物12一侧的宽度为0.5μm～1μm。
[0022]可选的，所述P
‑
shield区5的掺杂类型为P型掺杂，掺杂元素为Al元素，掺杂浓度为1...

【技术保护点】

【技术特征摘要】
1.一种集成反向续流二极管的平面SiC MOSFET器件，其特征在于，所述平面SiC MOSFET器件的栅极为分离栅结构，通过连接到源极的多晶硅将连接到栅极的多晶硅分成左右两部分，并在连接到源极的多晶硅的下方续流管氧化物的底部添加额外的P
‑
shield区域，且连接到源极的多晶硅通过贯穿续流管氧化物与P
‑
shield区相连；连接到源极的多晶硅下方的续流管氧化物的厚度小于连接到栅极的多晶硅下方的沟道氧化物的厚度。2.根据权利要求1所述的平面SiC MOSFET器件，其特征在于，所述平面SiC MOSFET的元胞结构包括由下至上依次层叠设置的漏极金属(1)、第一导电类型衬底层(2)、第一导电类型外延层(3)、JFET区(4)和源极金属(13)；所述JFET区(4)上方左右对称设有P
‑
base区(11)、P
‑
plus区(10)、N
‑
plus区(9)，所述JFET区(4)上方中间设有P
‑
shield区(5)；其中，左侧P
‑
plus区(10)位于左侧P
‑
base区(11)的左上方；左侧N
‑
plus区(9)位于左侧P
‑
base区(11)上方，且左侧N
‑
plus区(9)的右侧和下方被左侧P
‑
base区(11)包裹，左侧N
‑
plus区(9)的左侧与左侧P
‑
plus区(10)贴合；右侧P
‑
base区(11)、右侧P
‑
plus区(10)以及右侧N
‑
plus区(9)与左侧对称设置；所述P
‑
shield区(5)位于JFET区(4)的顶部中间；所述左侧沟道氧化物(8)位于左侧N
‑
plus区(9)、左侧P
‑
base区(11)、JFET区(4)上方；右侧沟道氧化物(8)与左侧沟道氧化物(8)对称设置；所述左侧栅极多晶硅(7)位于左侧沟道氧化物(8)上方；右侧栅极多晶硅(7)位于右侧沟道氧化物(8)上方；所述左右续流管氧化物(12)位于P
‑
shield区(5)上方；所述源极多晶硅(6)位于P
‑
shield区(5)、续流管氧化物(12)上方，底部贯穿续流管氧化物(12)与P
‑
shield区(5)相连，顶部贯穿阻断氧化物(14)与源极金属(13)相连；所述阻断氧化物(14)被源极多晶硅(6)顶部贯穿后分为左右两部分，左侧阻断氧化物(14)位于左侧栅极多晶硅(7)的上方、左方和右方；右侧阻断氧化物位于右侧栅极多晶硅(7)的上方、左方和右方；所述源极金属(13)位于P
‑
plus区(10)、N
‑
plus区(9)、阻断氧化物(14)、源极多晶硅(6)上方。3.根据权利要求2所述的平面SiC MOSFET器件，其特征在于，所述栅极多晶硅(7)下方的氧化物为沟道氧化物(8)，周围其他位置处的...

【专利技术属性】
技术研发人员：赵琳娜，顾晓峰，谈威，鹿存莉，
申请(专利权)人：江南大学，
类型：发明
国别省市：