集成电路产品及其芯片排布制造技术

本发明专利技术提出一种集成电路产品及其芯片排布，该集成电路产品包含：第一芯片；第二芯片；第三芯片；第四芯片；第五芯片；第六芯片；第七芯片；以及第八芯片。该第一芯片、该第二芯片、该第三芯片、及该第四芯片的面积及组成组件实质上相同；该第五芯片、该第六芯片、该第七芯片、及该第八芯片的面积及组成组件实质上相同；该第一芯片、该第二芯片、该第三芯片、及该第四芯片分别位于该集成电路产品的四个边；且该第五芯片、该第六芯片、该第七芯片、及该第八芯片位于该集成电路产品的中心区域。本发明专利技术的集成电路产品可以提升集成电路产品的散热效能、减少输出和/或输入走线的困难度、提高集成电路产品竞争力以及简化制程。电路产品竞争力以及简化制程。电路产品竞争力以及简化制程。

【技术实现步骤摘要】
集成电路产品及其芯片排布


[0001]本专利技术涉及集成电路(integrated circuit，IC)的封装，尤其是指集成电路封装的芯片(chip)和/或小芯片(chiplet)(以下统称为芯片)的排布(floorplan arrangement)。

技术介绍

[0002]先进封装为目前集成电路的趋势。然而，不佳的芯片排布可能有以下的缺点：浪费面积(导致成品过大而缺乏竞争力)、芯片散热不佳(降低芯片效能)、输出和/或输入走线困难(增加封装的难度)和/或芯片的相对位置不理想(造成芯片引脚的浪费)。因此，需要一种芯片排布来解决上述问题的至少其中之一。

技术实现思路

[0003]有鉴于此，如何减轻或消除上述相关领域中芯片排布的缺失，实为有待解决的问题。
[0004]本专利技术提供一种集成电路产品的实施例，其包含：第一芯片；第二芯片；第三芯片；第四芯片；第五芯片；第六芯片；第七芯片；以及第八芯片。该第一芯片、该第二芯片、该第三芯片、及该第四芯片的面积及组成组件实质上相同；该第五芯片、该第六芯片、该第七芯片、及该第八芯片的面积及组成组件实质上相同；该第一芯片、该第二芯片、该第三芯片、及该第四芯片分别位于该集成电路产品的四个边；且该第五芯片、该第六芯片、该第七芯片、及该第八芯片位于该集成电路产品的中心区域。
[0005]本专利技术还提供一种集成电路产品的实施例，集成电路产品具有第一边、第二边、第三边、及第四边。集成电路产品包含：第一逻辑芯片，位于该第一边；第二逻辑芯片，位于该第二边；第三逻辑芯片，位于该第三边；第四逻辑芯片，位于该第四边；第一存储器芯片；第二存储器芯片；第三存储器芯片；及第四存储器芯片。该第一逻辑芯片、该第二逻辑芯片、该第三逻辑芯片、及该第四逻辑芯片的排布，相对于该集成电路产品的中心呈点对称，且该第一存储器芯片、该第二存储器芯片、该第三存储器芯片、及该第四存储器芯片的排布，相对于该中心呈点对称。
[0006]上述实施例的优点之一，是可提升集成电路产品的散热效能、减少输出和/或输入走线的困难度、及提高集成电路产品竞争力。
[0007]本专利技术的其他优点将配合以下的说明和附图进行更详细的说明。
附图说明
[0008]此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。
[0009]图1为本专利技术一实施例的集成电路产品的简化后的芯片排布的示意图。
[0010]图2示出本专利技术一实施例的集成电路产品的简化后的侧视图。
[0011]图3示出本专利技术另一实施例的集成电路产品的简化后的侧视图。
[0012]图4示出本专利技术集成电路产品的中心区域与边缘的关系。
[0013]图5示出本专利技术一实施例的集成电路产品的组成单元。
[0014]图6示出本专利技术另一实施例的集成电路产品的组成单元。
[0015]图7为本专利技术另一实施例的集成电路产品的简化后的芯片排布的示意图。
[0016]图8为本专利技术另一实施例的集成电路产品的简化后的芯片排布的示意图。
[0017]图9为本专利技术另一实施例的集成电路产品的简化后的芯片排布的示意图。
[0018]图10为本专利技术另一实施例的集成电路产品的简化后的芯片排布的示意图。
[0019]图11为本专利技术另一实施例的集成电路产品的简化后的芯片排布的示意图。
[0020]附图标记说明：
[0021]100、200、300、400、500、600
ꢀꢀꢀꢀꢀ
集成电路产品
[0022]112、212、312
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第一逻辑芯片
[0023]114、214、314
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第二逻辑芯片
[0024]116、216、316
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第三逻辑芯片
[0025]118、218、318
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第四逻辑芯片
[0026]122、222、322、422、522、622
ꢀꢀꢀꢀꢀ
第一存储器芯片
[0027]124、224、324、424、524、624
ꢀꢀꢀꢀꢀ
第二存储器芯片
[0028]126、226、326、426、526、626
ꢀꢀꢀꢀꢀ
第三存储器芯片
[0029]128、228、328、428、528、628
ꢀꢀꢀꢀꢀ
第四存储器芯片
[0030]150
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
基板
[0031]152
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
微凸块
[0032]154
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
凸块
[0033]140
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
中介层
[0034]102、202、302
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第一边
[0035]104、204、304
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第二边
[0036]106、206、306
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第三边
[0037]108、208、308
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第四边
[0038]101、201、301、401、501、601
ꢀꢀꢀꢀꢀ
中心
[0039]160、260、360
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
中心区域
[0040]d1、d2、d3、d4
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
距离
[0041]132
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第一多边形
[0042]134
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第二多边形
[0043]136
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第三多边形
[0044]138
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第四多边形
[0045]232、332
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第一其他芯片
[0046]234、334
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第二其他芯片
[0047]236、336
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第三其他芯片
[0048]238、338
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第四其他本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成电路产品(100；200；300)，包含有：第一芯片(112；212；312)；第二芯片(114；214；314)；第三芯片(116；216；316)；第四芯片(118；218；318)；第五芯片(122；222；322)；第六芯片(124；224；324)；第七芯片(126；226；326)；以及第八芯片(128；228；328)；其中，该第一芯片(112；212；312)、该第二芯片(114；214；314)、该第三芯片(116；216；316)、及该第四芯片(118；218；318)的面积及组成组件实质上相同；该第五芯片(122；222；322)、该第六芯片(124；224；324)、该第七芯片(126；226；326)、及该第八芯片(128；228；328)的面积及组成组件实质上相同；该第一芯片(112；212；312)、该第二芯片(114；214；314)、该第三芯片(116；216；316)、及该第四芯片(118；218；318)分别位于该集成电路产品(100；200；300)的四个边；且该第五芯片(122；222；322)、该第六芯片(124；224；324)、该第七芯片(126；226；326)、及该第八芯片(128；228；328)位于该集成电路产品(100；200；300)的中心区域(160；260；360)。2.如权利要求1所述的集成电路产品(100；200；300)，其中，该第一芯片(112；212；312)、该第二芯片(114；214；314)、该第三芯片(116；216；316)、及该第四芯片(118；218；318)中的任一芯片，会耦接于该第五芯片(122；222；322)、该第六芯片(124；224；324)、该第七芯片(126；226；326)、及该第八芯片(128；228；328)的其中一个芯片。3.如权利要求2所述的集成电路产品(100；200；300)，其中，该第一芯片(112；212；312)、该第二芯片(114；214；314)、该第三芯片(116；216；316)、及该第四芯片(118；218；318)的排布，相对于该集成电路产品(100；200；300)的中心(101；201；301)呈点对称，且该第五芯片(122；222；322)、该第六芯片(124；224；324)、该第七芯片(126；226；326)、及该第八芯片(128；228；328)的排布，相对于该中心(101；201；301)呈点对称。4.如权利要求2所述的集成电路产品(100；200；300)，其中，该第一芯片(112；212；312)、该第二芯片(114；214；314)、该第三芯片(116；216；316)、及该第四芯片(118；218；318)的排布呈现环状。5.如权利要求2所述的集成电路产品(100)，其中，该第一芯片(112)邻接该第四芯片(118)及该第二芯片(114)、该第二芯片(114)邻接该第一芯片(112)及该第三芯片(116)、该第三芯片(116)邻接该第二芯片(114)及该第四芯片(118)，且该第四芯片(118)邻接该第三芯片(116)及该第一芯片(112)。6.如权利要求2所述的集成电路产品(100；200；300)，其中，该第一芯片(112；212；312)、该第二芯片(114；214；314)、该第三芯片(116；216；316)、及该第四芯片(118；218；318)系逻辑芯片，而该第五芯片(122；222；322)、该第六芯片(124；224；324)、该第七芯片(126；226；326)及该第八芯片(128；228；328)是存储器芯片。7.如权利要求2所述的集成电路产品(100)，其中，该第一芯片(112)及该第五芯片
(122)形成第一多边形(132)，该第二芯片(114)及该第六芯片(124)形成第二多边形(134)，如果将该第一多边形(132)相对于该集成电路产品(100)的中心(101)旋转九十度，则会与该第二多边形(134)完全重叠。8.如权利要求2所述的集成电路产品(100)，其中，该第四芯片(118)及该第五芯片(122)形成第三多边形(136)，该第一芯片(112)及该第六芯片(124)形成第四多边形(138)，如果将该第三多边形(136)相对于该集成电路产品(100)的中心(101)旋转九十度，则会与该第四多边形(138)完全重叠。9.如权利要求2所述的集成电路产品(100；200；300)，其中，该第一芯片(112；212；312)、该第二芯片(114；214；314)、该第三芯片(116；216；316)、及该第四芯片(118；218；318)，共同环绕该中心区域(160；260；360)。10.如权利要求9所述的集成电路产品(100；200)，其中，该第一芯片(112；212)、该第二芯片(114；214)、该第三芯片(116；216)、及该第四芯片(118；218)完全包围该中心区域(160；260)。11.如权利要求2所述的集成电路产品(200；300)，还包含：第九芯片(232；332)；第十芯片(234；334)；第十一芯片(236；336)；以及第十二芯片(238；338)；其中，该第九芯片(232；332)、该第...

【专利技术属性】
技术研发人员：林文熙，何闿廷，
申请(专利权)人：世芯电子股份有限公司，
类型：发明
国别省市：