一种宽带射频信号高速采集板制造技术

本实用新型专利技术公开了一种宽带射频信号高速采集板，所述电源模块与所述FPGA模块直接相连，所述电源模块与所述ADC模块通过FMC连接器相连，所述FPGA模块分别与所述ADC采集模块、所述DDR4存储模块、所述Flash模块和所述接口模块相连，所述时钟管理模块分别与所述FPGA模块、所述ADC采集模块相连，所述时钟管理模块为所述ADC采集模块、所述FPGA模块提供采样时钟、传输时钟，通过修改采样时钟调节采样率，通过修改传输时钟调节传输传输速率以实现高采样率与高传输速率，提高宽带信号采集板卡的实时性，从而实现对大带宽信号进行全带宽实时采集。集。集。

【技术实现步骤摘要】
一种宽带射频信号高速采集板


[0001]本技术涉及信号采集
，特别是涉及一种宽带射频信号高速采集板。

技术介绍

[0002]在无线通信领域的宽带射频信号采集设计中，受限于宽带射频信号的带宽和速率，目前常采用“模拟下变频器+ADC+FPGA”架构的射频采集模式，将宽带射频输入信号经过模拟下变频器变频，再对变频后的中频窄带信号进行采样。
[0003]然而，由于模拟下变频器造价高昂，导致“模拟下变频器+ADC+FPGA”架构的射频采集模式成本较高，且该架构的射频采集模式采样率低，无法对大带宽信号做到全带宽实时采集。

技术实现思路

[0004]针对上述情况，本技术之目的在于提供一种具有最大5G采样、采样率可调、可实时采集存储和实时数据传输的宽带射频信号高速采集板，能够对大带宽信号进行全带宽实时采集。
[0005]为达上述目的，本技术第一方面实施例提出了一种宽带射频信号高速采集板，该宽带射频信号高速采集板包括宽带接收前端、宽带信号采集板卡，所述宽带接收前端与所述宽带信号采集板卡相连；
[0006]所述宽带信号采集板卡包括FPGA处理载板、FMC
‑
AD采集子卡和电源模块，所述FPGA处理载板与所述FMC
‑
AD采集子卡通过FMC连接器相连；
[0007]所述FPGA处理载板包括FPGA模块、DDR4存储模块、时钟管理模块、Flash模块和接口模块；
[0008]所述FMC
‑
AD采集子卡包括ADC采集模块；
[0009]所述电源模块与所述FPGA模块直接相连，所述电源模块与所述ADC模块通过FMC连接器相连，所述FPGA模块分别与所述ADC采集模块、所述DDR4存储模块、所述Flash模块和所述接口模块相连，所述时钟管理模块分别与所述FPGA模块、所述ADC采集模块相连。
[0010]在本技术的一些实施例中，所述时钟管理模块为所述ADC采集模块提供采样时钟和传输时钟，所述时钟管理模块为所述FPGA模块提供传输时钟，通过修改采样时钟调节采样率，通过修改采样传输时钟调节传输速率。
[0011]在本技术的一些实施例中，所述FPGA模块通过SPI接口连接所述ADC模块进行初始化配置；
[0012]所述FPGA模块通过SPI接口连接所述时钟管理模块进行初始化配置。
[0013]在本技术的一些实施例中，所述ADC模块具有一路射频采集输入接口，所述ADC模块通过射频采集输入接口与所述宽带接收前端相连。
[0014]在本技术的一些实施例中，所述ADC模块通过JESD204B高速接口连接所述FPGA模块进行数据传输。
[0015]在本技术的一些实施例中，所述时钟管理模块中的时钟源选用内部振荡器。
[0016]在本技术的一些实施例中，所述时钟管理模块中的时钟源选用外部振荡器。
[0017]在本技术的一些实施例中，所述FPGA模块将接收到的数据通过所述DDR4模块缓存。
[0018]在本技术的一些实施例中，所述接口模块包括RS232串口、千兆网接口、万兆网接口、PCIE接口和100G网口；
[0019]所述FPGA模块将接收到的数据通过所述接口模块传输至外部设备。
[0020]由于以上技术方案的采用，本技术与现有技术相比具有如下优点：
[0021]1.采样高采样率的ADC芯片，提高了采样带宽，能够做到最大5G采样，通过修改时钟管理模块中的采样时钟可调节采样率，通过修改时钟管理模块中的传输时钟可调节传输速率，以实现高采样率与高传输速率，提高宽带信号采集板卡的实时性，从而实现对大带宽信号进行全带宽实时采集。
[0022]2.采用ADC模块对宽带射频信号进行直采，并将宽带射频信号数字化的射频采集模式，成本低，性价比高。
[0023]3.采用FPGA处理载板+FMC
‑
AD采集子卡的结构，模块化设计使得更具有通用性。
[0024]4.多接口兼容可适应多种应用场景。
附图说明
[0025]图1为本技术的功能框图；
[0026]图2为本技术的宽带信号采集板卡布局图。
具体实施方式
[0027]有关本技术的前述及其他
技术实现思路
、特点与功效，在以下配合参考附图1至附图2对实施例的详细说明中，将可清楚的呈现。以下实施例中所提到的结构内容，均是以说明书附图为参考。
[0028]一种宽带射频信号高速采集板，包括宽带接收前端、宽带信号采集板卡，所述宽带接收前端与所述宽带信号采集板卡相连；
[0029]所述宽带信号采集板卡包括FPGA处理载板、FMC
‑
AD采集子卡和电源模块，所述FPGA处理载板与所述FMC
‑
AD采集子卡通过FMC连接器相连；
[0030]所述FPGA处理载板包括FPGA模块、DDR4存储模块、时钟管理模块、Flash模块和接口模块；
[0031]所述FMC
‑
AD采集子卡包括ADC采集模块；
[0032]所述电源模块与所述FPGA模块直接相连，所述电源模块与所述ADC模块通过FMC连接器相连，所述FPGA模块分别与所述ADC采集模块、所述DDR4存储模块、所述Flash模块和所述接口模块相连，所述时钟管理模块分别与所述FPGA模块、所述ADC采集模块相连。
[0033]上电时，所述FPGA模块由所述Flash模块中的BPI Flash进行初始化配置；BPI Flash的选型为MT28GU01GAAA1EGC
‑
0SIT，容量为1GB，采用16bits位宽，与Master BPI相关的专用配置管脚主要位于BANK65、BANK34和BANK0。
[0034]所述FPGA模块通过SPI接口连接所述ADC模块，对所述ADC模块进行初始化配置，
ADC的初始化配置包括满量程设置、输入偏置电压和ADC增益设置。
[0035]所述FPGA模块通过SPI接口连接所述时钟管理模块，对所述时钟管理模块进行初始化配置。
[0036]初始化配置文件存储于Flash模块中，上电自动加载，完成所述宽带信号采集板卡初始化配置。
[0037]所述时钟管理模块中时钟管理芯片的选型为LMK04828，时钟源支持外部振荡器或内部振荡器，LMK04828输出的差分时钟，两路提供给所述ADC模块，三路时钟提供给所述FPGA模块；且所述时钟管理模块为所述ADC模块提供采样时钟和传输时钟两种，为所述FPGA模块提供传输时钟两种，可通过修改采样时钟调节采样率，通过传输时钟调节传输速率，以实现高采样率与高传输速率，从而提高宽带信号采集板卡的实时性。
[0038]所述ADC模块中的ADC芯片选型为ADC12DJ2700的高采样率芯片，采样率达到5Gbps/s，可对L频段信号全频段直采并通过模数转换将信号数字化；本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种宽带射频信号高速采集板，其特征在于，包括宽带接收前端、宽带信号采集板卡，所述宽带接收前端与所述宽带信号采集板卡相连；所述宽带信号采集板卡包括FPGA处理载板、FMC
‑
AD采集子卡和电源模块，所述FPGA处理载板与所述FMC
‑
AD采集子卡通过FMC连接器相连；所述FPGA处理载板包括FPGA模块、DDR4存储模块、时钟管理模块、Flash模块和接口模块；所述FMC
‑
AD采集子卡包括ADC采集模块；所述电源模块与所述FPGA模块直接相连，所述电源模块与所述ADC采集模块通过FMC连接器相连，所述FPGA模块分别与所述ADC采集模块、所述DDR4存储模块、所述Flash模块和所述接口模块相连，所述时钟管理模块分别与所述FPGA模块、所述ADC采集模块相连。2.如权利要求1所述一种宽带射频信号高速采集板，其特征在于，所述时钟管理模块为所述ADC采集模块提供采样时钟和传输时钟，所述时钟管理模块为所述FPGA模块提供传输时钟，通过修改采样时钟调节采样率，通过修改采样传输时钟调节传输速率。3.如权利要求1所述一种...

【专利技术属性】
技术研发人员：郭云霞，王宁，赵卫超，
申请(专利权)人：河南初恒电子科技有限公司，
类型：新型
国别省市：