一种δ掺杂层制备方法及电子器件技术

一种δ掺杂层制备方法及电子器件，涉及半导体集成领域，包括以下步骤：提供含有掺杂剂的分子或原子沉积前驱体分子；通过单分子自组装工艺或原子层沉积工艺在样品表面形成含有掺杂剂的单分子层或纳米级厚度的原子层；再通过原子层沉积在所述单分子层或纳米级厚度的原子层样品上形成纳米级厚度的SiO2等介质保护层；对所述介质保护层样品进行激光或闪光退火以激活所述掺杂剂，进而制备δ掺杂层。本发明专利技术通过自组装单分子或原子沉积掺杂工艺结合先进瞬态退火技术的方法制备δ掺杂，实验方法简单易操作，能够有效降低成本，并且与CMOS工艺兼容，工作环境不需要超真空，常温常压下就可以实现，减少能源消耗，有望实现大批量生产。有望实现大批量生产。有望实现大批量生产。

【技术实现步骤摘要】
一种
δ
掺杂层制备方法及电子器件


[0001]本专利技术涉及半导体集成领域，具体而言，涉及一种δ掺杂层制备方法及电子器件。

技术介绍

[0002]δ掺杂不仅在量子器件、金属氧化物半导体场效应晶体管(MOSFET)等方面有着广泛的应用，在深紫外光探测器领域也具有极其重要的应用价值。对于不受日光影响的日盲紫外探测，其工作在200nm到280nm的紫外光谱范围内，具有很高的灵敏度，由于在商业和军事领域的广泛应用引起了很多人的关注。除了在远距离通信外，日盲紫外检测技术在电网安全检测，医学成像，生命科学，环境和生化探测等领域具有很大的应用前景。
[0003]然而，对日盲辐射的表征需要在不受可见光或长波长紫外光干扰的情况下对UVC波段(日盲区)进行选择性响应。虽然基于GaN，SiC等材料的紫外光电探测器以具有成熟的制造技术，并已经商业化，但由于很难获得高质量的单晶薄膜，使得宽带隙半导体器件的发展潜力较差，同时降低成本和提高器件的性能仍然是这类探测器挑战的难点。
[0004]因此，硅基光电探测器在高性能、可靠性、低成本和兼容CMOS工艺方面仍具有优势。传统的硅基光电二极管虽然可以吸收深紫外光子，但器件对深紫外光谱不敏感。这是因为商用光电二极管是垂直结构，表面被高度掺杂，形成二极管的电极，同时避免表面态暴露在耗尽区从而形成较大的漏电流。通过离子注入或热扩散形成的掺杂表面厚度通常在几十纳米到亚微米之间。相比之下，光子的穿透深度从可见光谱的微米级大幅下降到深紫外光谱的10nm以下。结果，深紫外光谱中的光子全部被电中性的高掺杂表面层吸收，吸收所产生的电子
‑
空穴对不能有效地分离形成光电流，导致器件在深紫外波段光响应极弱。
[0005]为了满足实际应用需求，硅基紫外探测器必须具有以下特点:灵敏度高、线性度好、稳定性高、运行速度快。从现有的硅基紫外探测器文献来看，不同的器件架构各有优缺点:肖特基二极管具有良好的辐射硬度，但响应性相对较弱，且击穿电压低，暗电流大。对于硅基p
‑
n结光电二极管，其光谱响应范围广，并可延伸至红外区域。为了使器件性能符合紫外检测的要求，通常在探测器前放置滤波片，以便选择对应于目标应用的光谱范围，无疑增加了检测系统的成本。
[0006]为了接近理论上可达到的灵敏度，探测器中的耗尽区必须尽可能宽并靠近表面。耗尽区一般有两种实现方式:最直接的方式是在浅层表面形成δ层。另一种方法是在探测器表面附近产生一个与耗尽区电场方向相同的附加电场，例如charge
‑
coupled devices(CCD)器件。因此，器件表面附近的光产生电荷可以定向到耗尽区并最终收集，从而提高了表面电荷收集效率(CCE)和器件灵敏度。
[0007]一些研究也表明，利用硼δ掺杂技术制备的超浅结p
‑
n结二极管在DUV/VUV/EUV范围内比其他任何商用Si基紫外探测器具有更高的响应性。
[0008]同时，传统的分子束外延技术在硅中生长δ掺杂层已经深入研究几十年，掺杂物P、B、Sb，As已经成功融入硅晶格当中，在硅表面形成了极浅的δ掺杂区域，由于抑制了与供体相关的缺陷对的形成，可以获得近100％的活化率。近年来，这种方法得到了广泛的研究。虽
然MBE掺杂方法很容易超过硅的固溶度，达到超高的掺杂浓度，但由于超真空的工作环境要求，实现大批量生产是十分困难的，这种方法很难与CMOS工艺集成兼容。
[0009]基于以上研究，本专利技术采用无缺陷态自组装单分子掺杂或原子层沉积掺杂的方法，结合毫秒级闪光退火或瞬态激光退火技术，将含P杂质固定在很浅的硅层表面，构建δ掺杂层。通过在p型Si衬底上制备n型δ掺杂层，制备了PN结型光电二极管。由于闪光退火过程形成的原子级的金属δ掺杂层允许深紫外光谱范围的光子在二极管的耗尽区被吸收，从而使得硅基器件在深紫外光谱范围变得高度敏感。

技术实现思路

[0010]本专利技术的目的在于提供一种δ掺杂层制备方法及电子器件，以解决以上问题，该δ掺杂层制备方法包括以下步骤：
[0011]提供含有掺杂剂的分子或原子层沉积前驱体；
[0012]通过单分子自组装工艺或原子层沉积工艺在样品表面形成含有掺杂剂的单分子层或纳米级厚度的原子层；
[0013]再通过原子层沉积在所述单分子层或纳米级厚度的原子层样品上形成纳米级厚度的SiO2等介质保护层；
[0014]对所述介质保护层样品进行激光或闪光退火以激活所述掺杂剂，进而制备δ掺杂层。
[0015]可选地，当采用所述闪光退火时，当采用所述闪光退火时，退火工作温度范围为1000
‑
1300℃，衬底预热温度在400
‑
450℃。
[0016]可选地，当采用所述闪光退火时，退火工作时间为3
‑
20ms，预热温度在400
‑
450℃。
[0017]可选地，还包括：再将样品放入装有三氯化磷，三乙胺，苯的混合溶液中发生Si
‑
H官能化反应,反应在70℃下维持24h。
[0018]可选地，所述原子层沉积工艺具体步骤包括：在Si表面ALD生长P2O5或B2O3等掺杂元素氧化物或单质薄膜，在官能化的硅片表面通入适合的前驱体，发生自终止反应，产生化学吸附物，然后利用真空泵排空腔体中反应残留的副产物，直至表面恢复到原来的状态，重复此循环，控制循环次数，使生长几个纳米的原子层厚度，薄膜生长温度控制在100℃
‑
300℃。
[0019]可选地，所述闪光退火包括采用氙灯执行闪光退火。
[0020]可选地，当采用所述氙灯闪光退火时，衬底预热温度设置为400
‑
450℃，保持30s，再经过闪光退火20ms,退火能量密度为100J/cm2至200J/cm2。
[0021]可选地，当采用所述激光退火时，退火工作时间为20
‑
25ns,能量密度为0.65J/cm2至0.75J/cm2。
[0022]另一方面，还提出一种电子器件，包含δ掺杂层，所述δ掺杂层是由上述制备方法所制成。
[0023]可选地，所述电子器件包括太阳能电池、量子器件、硅基深紫外探测器或紫外成像芯片。
[0024]本专利技术的优点是：1.只需自组装一层单分子膜或原子层沉积层，生长方法方式简单；2.实验所采用的原材料，试剂相对比较简单，易制备或购买；3.采用先进的热退火工艺，
毫秒级闪光退火，缩短热扩散时间，不需要长时间加热，减少热预算，从环保的角度来看，减少能源消耗；4.与CMOS工艺兼容，实验流程严格按照CMOS工艺步骤进行。
附图说明
[0025]为了更清楚地说明本专利技术实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本专利技术的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种δ掺杂层制备方法，其特征在于，包括以下步骤：提供含有掺杂剂的分子或原子层沉积前驱体；通过单分子自组装工艺或原子层沉积工艺在样品表面形成含有掺杂剂的单分子层或纳米级厚度的原子层；再通过原子层沉积在所述单分子层或纳米级厚度的原子层样品上形成纳米级厚度的SiO2介质保护层；对所述介质保护层样品进行激光或闪光退火以激活所述掺杂剂，进而制备δ掺杂层。2.根据权利要求1所述的δ掺杂层制备方法，其特征在于，当采用所述闪光退火时，当采用所述闪光退火时，退火工作温度范围为1000
‑
1300℃，衬底预热温度在400
‑
450℃。3.根据权利要求2所述的δ掺杂层制备方法，其特征在于，当采用所述闪光退火时，退火工作时间为3
‑
20ms，预热温度在400
‑
450℃。4.根据权利要求1所述的δ掺杂层制备方法，其特征在于，还包括：再将样品放入装有三氯化磷，三乙胺，苯的混合溶液中发生Si
‑
H官能化反应,反应在70℃下维持24h。5.根据权利要求1所述的δ掺杂层制备方法，其特征在于，所述原子层沉积工艺具体步骤包括：在Si表面ALD生长P2...

【专利技术属性】
技术研发人员：但亚平，常善南，
申请(专利权)人：上海交通大学，
类型：发明
国别省市：