一种可快速重启的延时电路制造技术

一种可快速重启的延时电路，包括电源滤波电路、延时电路和放电电路，所述放电电路包括三极管Q1、第二电阻R2和第三电阻R3，第二电阻R2的b端与555定时器的THRES管脚相连，a端接三极管Q1的e端连接，三极管Q1的c端与GND端相连，三极管Q1的b端串联第三电阻R3与GND端相连，放电电路采用NPN型三极管，在正常工作时三极管Q1不导通不影响电容C2和电阻R1的正常充电过程，555定时器可以完成正常的延时功能。当掉电后，三极管Q1导通为电容C2放电提供了一个快速通道，可以让电容C2快速放掉储存的电量。快速放掉储存的电量。快速放掉储存的电量。

【技术实现步骤摘要】
一种可快速重启的延时电路


[0001]本技术涉及一种直流电源领域技术，尤其是一种可快速重启的延时电路。

技术介绍

[0002]在输入延时电路中，一般使用555定时器做延时。但是在电路迅速关断后又迅速打开过程中，这个过程一般在10ms内，会发生再次重启后延时电路无法正常工作的现象。这是因为第一电阻R1和第二电容C2的时间常数较大，使得放电过程缓慢，这样当断电时第二电容C2上电压还未掉到1/3Vin时，再次重启就不会产生延时，这是因为555定时器电路的内部特性导致的。只有第二电容C2上电压掉到1/3Vcc以下，再次上电，电容从1/3Vcc以下开始充电，内部RS触发器进行判断过程，才能完成延时要求。如果第二电容C2的储存的电不能迅速放完，再次重启，无法满足555定时器延时的条件，上电后直接会有输出。

技术实现思路

[0003]为解决上述问题，本技术的目的是仅需较少的外围器件，提供一种通用性强、集成度高、结构简单、便于控制的直流电源快速重启的延时电路。
[0004]为实现上述专利技术目的，本技术采用了如下技术方案：
[0005]一种可快速重启的延时电路，包括电源滤波电路、延时电路和放电电路；
[0006]所述电源滤波电路包括电源V
in
，电源V
in
的两端并联有第一电容C1，电源V
in
的负端和第一电容C1的b端与GND端电连接，第一电容C1过滤供电信号的杂波和干扰；
[0007]所述延时电路包括555定时器、第二电容C2和第一电阻R1，555定时器的GND管脚与GND端相连，555定时器的OUT管脚与后续被控制电路相连，555定时器的RESET管脚与第一电容C1的a端相连，555定时器的CONT管脚串联第三电容C3后与GND端连接，555定时器的THRES管脚与其TRIG管脚相连后与第一电阻R1的a端和第二电容C2的b端相连，第一电阻R1的b端与GND端相连，第二电容C2的a端与第一电容C1的a端相连，555定时器的DISCH管脚悬空，555定时器的VDD管脚与C1的a端相连；
[0008]所述放电电路包括三极管Q1、第二电阻R2和第三电阻R3，第二电阻R2的b端与555定时器的THRES管脚相连，a端接三极管Q1的e端连接，三极管Q1的c端与GND端相连，三极管Q1的b端串联第三电阻R3与GND端相连。
[0009]所述三极管Q1采用的是NPN型三极管，型号为BD441。
[0010]所述555定时器的型号为ICM7555IPAZ。
[0011]所述第二电阻R2的阻值小于9.1千欧。
[0012]所述第二电阻R2的阻值为10欧姆。
[0013]由于采用如上所述的技术方案，本技术具有如下优越性：
[0014]该高压启动电路采用NPN型三极管，在正常工作时三极管Q1不导通不影响第二电容C2和第一电阻R1的正常充电过程，555定时器可以完成正常的延时功能。当掉电后，三极管Q1导通为第二电容C2放电提供了一个快速通道，可以让第二电容C2快速放掉储存的电量。
附图说明
[0015]图1是本技术的电路原理图。
具体实施方式
[0016]下面结合附图和实施例对本技术的技术方案作进一步详细说明。
[0017]如图1所示，一种可快速重启的延时电路，包括电源滤波电路、延时电路和放电电路；
[0018]电容C1的a端与输入V
in
的正端相连，b端与GND端相连，滤除供电信号的杂波和干扰。
[0019]555定时器的GND管脚与GND端相连；555定时器的TRIG管脚与芯片的THRES管脚相连；555定时器的OUT管脚与后续被控制电路相连；555定时器的RESET管脚与第一电容C1的a端相连，该引脚功能为芯片内部RS触发器的清零管脚此管脚低电平有效，555定时器正常工作时要将此管脚置为高电平，通常将RESET管脚接555定时器的供电电源；555定时器的CONT管脚与第三电容C3的a端相连，第三电容C3的b端与GND端相连；555的THRES管脚与其TRIG管脚相连后与第一电阻R1的a端相连，并将第二电容C2的b端也相连，第一电阻R1的b端与GND端相连，第二电容C2的a端与第一C1的a端相连；电路上电后，第二电容C2需要充电，这就为后续电路提供了一个延时。555定时器的DISCH管脚悬空；555定时器的VDD管脚与第一电容C1的a端相连。第二电阻R2的b端与555定时器的THRES管脚相连，a端接三极管Q1的e端。三极管Q1的c端与GND端相连；三极管Q1的b端与第三电阻R3的a端相连，第三电阻R3的b端与GND端相连。
[0020]上述的三极管Q1采用型号为NPN型三极管BD441。
[0021]上述的555定时器芯片U1采用型号为ICM7555IPAZ。
[0022]本技术的工作原理为：
[0023]在上电过程第一电阻R1的a端电压高于第三电阻R3的a端电压，从而三极管Q1不导通，不影响充电过程，555定时器也能完成正常的延时过程。当掉电后，第一电阻R1的a端电压相对于GND为负压，三极管Q1的b端高于三极管Q1的e端，三极管导通，由于第二电阻R2阻值远小于第一电阻R1阻值，三极管Q1的导通为第二电容C2提供了一个快速放电的通道，让第二电容C2储存的电能通过三极管Q1快速的放掉，其中放电的时间取决于第二电阻R2的阻值。再次重启上电，此时第二电容C2的电压基本为0，又能完成延时的功能。
[0024]本设计中电路供电电压V
in
为12V，根据555定时器芯片的原理，当电源上电时，第一电阻R1电压从接近V
in
开始放电，第二电容C2电压从零开始充电，555内部的两个比较器和RS触发器开始工作，当第二电容C2电压升到2/3V
in
时，555输出高电平。
[0025]NPN三极管的特性是当基极b端电压高于e端电压0.7V以上才会导通，所以，电源上电时，第一电阻R1电压低于参考地电压，NPN三极管不会导通，放电电路不会影响电容充电，电阻放电过程。
[0026]当第二电容C2电压充到2/3V
in
，即8V时，555开始有输出电压，这时第一电阻R1电压降到1/3V
in
，即4V时。可以通过公式计算出充电时间：
[0027][0028]V
t
是任意时刻电容电压值，V0是电容初始电压值，这里为0。Vu是电容充满电压值，
这里是V
in
(12V)。计算可得，t＝132ms。
[0029]当电压掉电时，第一电阻R1电压立即反向，相对于参考地来说是负压，因为第二电容C2放电，导致NPN三极管Q1的基极b端此时低于e端，NPN三极管Q1开始导通，电路设计中与三极管Q1串联的第二电阻R2，这里设为10欧姆，可以根据实际情况修改，但是为了保证在几毫秒本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种可快速重启的延时电路，其特征是：包括电源滤波电路、延时电路和放电电路；所述电源滤波电路包括电源V
in
，电源V
in
的两端并联有第一电容C1，电源V
in
的负端和第一电容C1的b端与GND端电连接，第一电容C1过滤供电信号的杂波和干扰；所述延时电路包括555定时器、第二电容C2和第一电阻R1，555定时器的GND管脚与GND端相连，555定时器的OUT管脚与后续被控制电路相连，555定时器的RESET管脚与第一电容C1的a端相连，555定时器的CONT管脚串联第三电容C3后与GND端连接，555定时器的THRES管脚与其TRIG管脚相连后与第一电阻R1的a端和第二电容C2的b端相连，第一电阻R1的b端与GND端相连，第二电容C2的a端与第一...

【专利技术属性】
技术研发人员：姚凯，
申请(专利权)人：洛阳隆盛科技有限责任公司，
类型：新型
国别省市：