电流源驱动电路、模数转换器及接收机制造技术

电流源驱动电路、模数转换器及接收机，其中，电流源驱动电路包括：锁存电路模块，适于基于第一路输入信号，输出第一锁存信号和第一锁存反相信号，基于第二路输入信号，输出第二锁存信号和第二锁存反相信号；差分互补电路模块包括互补的两个开关组子模块，任一开关组子模块分别与第一电流源支路和第二电流源支路中其中一路电流源支路耦接；驱动电路模块，适于基于第一锁存信号、第一锁存反相信号、第二锁存信号和第二锁存反相信号，输出多路开关控制信号至所述差分互补电路模块的开关组子模块，使得任一时刻所述任一电流源支路对应的开关组子模块中均有开关处于导通状态，以驱动相应电流源支路中的电流源。上述方案可以避免电流源重建。源重建。源重建。

【技术实现步骤摘要】
电流源驱动电路、模数转换器及接收机


[0001]本说明书实施例涉及电子电路
，尤其涉及一种电流源驱动电路、模数转换器及接收机。

技术介绍

[0002]接收机基于结构的不同可以分为超外差结构、零中频结构和低中频结构。目前常用的是零中频接收机和低中频接收机，零中频接收机和低中频接收机各有优缺点。其中WIFI通信通常使用零中频接收机，蓝牙(Bluetooth)或者一些窄带通信通常使用低中频接收机。
[0003]参照图1所示的一种低中频接收机的结构示意图，可以应用于蓝牙/低功耗蓝牙(BT/BLE)模块中，其中，低中频接收机10可以由低噪声放大器(Low
‑
Noise Amplifier，LNA)、跨导(gm)、混频器(mixer)、跨阻放大器(TIA)及复数滤波器(Complex Filter)1A和模数转换器(Analog
‑
to
‑
Digital Converter，ADC)组成，低中频接收机10可以与物理层(PHY)耦接，射频信号经天线接收后，经过LNA放大，经解调后得到两路正交信号：同相(In
‑
phase，I)路输入信号及正交(Quadrature)路输入信号。对于I路及Q路输入信号，分别通过gm将电压输入信号转换为电流输出信号，通过混频器将电流形式的射频信号先下变频到低中频，并由TIA将下变频后的电流信号转换为电压输出信号，由复数滤波器1A滤除带外噪声信号及干扰，接着由ADC将接收到的模拟信号转换为数字信号，并输出至PHY进行信号的调制解调及其他处理。其中，ADC一般有两种实现方式，一种是逐次逼近型模数转换器(Successive Approximation Analog
‑
to
‑
Digital Converter，SAR ADC)，另一种是Σ
‑
Δ(Sigma
‑
Delta，SD)调制型ADC，综合考虑功耗和复杂度，常选用SAR ADC。
[0004]随着物联网(the Internet Of Things，IOT)、真正无线立体声(True Wireless Stereo，TWS)等应用的兴起，对BT/BLT产品的功耗提出了更高的要求。为了降低功耗，常对图1所示结构的低中频接收机进行改进。如图2所示的另一种低中频接收机的结构示意图，与图1不同之处在于，可以将图1中的复数滤波器1A和SAR ADC用复数连续时间SDADC(Complex CT SDADC)2A实现，能够节省复数滤波器1A。
[0005]虽然使用复数连续时间SDADC能够降低系统功耗，然而同相正交(In
‑
phase Quadrature，IQ)两路的失配是一个比较严重的问题，失配会在负频率处产生一个和信号对应的镜像信号，进而会降低系统解调性能。在IQ两路的所有失配中，用于反馈的模数转换器(Digital
‑
to
‑
Analog Converter，DAC)的失配影响占比最大。
[0006]为解决IQ两路的失配问题，可以进一步对电路进行优化设计，其中，常用的消除IQ两路反馈DAC失配的方式是按照一定的规律，交换IQ两路的DAC电流源。
[0007]多比特反馈DAC在低功耗SD ADC设计时十分常用，多比特DAC本身的失配也是一个严重的问题，致使调制器的性能严重下降。因此对于I路或者Q路本身的DAC，也是需要按照一定的要求随机选择DAC单元，从而将失配打散成噪声，然后通过噪声整形推到高频处，达到提升调整器性能的效果。因此除了IQ两路的DAC需要交换之外，I路和Q路本身的DAC单元
之间也需要切换。电流舵DAC是常见的DAC实现方式之一。
[0008]然而，上述实现方式存在的一个问题是，难以保证在任何输入下和每一个电流源连接的开关都不同时关闭，因此可能导致电流源需要重新建立，进而导致复数连续时间SDADC的性能下降。

技术实现思路

[0009]有鉴于此，本说明书实施例提供了一种电流源驱动电路、模数转换器及接收机，能够实现在任何情况下电流源均无须重新建立，提高电流源驱动电路的稳定性，进而可以提高应用其的模数转换器和接收机的性能。
[0010]首先，本说明书实施例提供了一种电流源驱动电路，适于驱动电流源，所述电流源驱动电路包括：
[0011]锁存电路模块，适于基于第一路输入信号，输出第一锁存信号和第一锁存反相信号，基于第二路输入信号，输出第二锁存信号和第二锁存反相信号；
[0012]差分互补电路模块，包括：互补的两个开关组子模块，其中：任一开关组子模块分别与第一电流源支路和第二电流源支路中其中一路电流源支路耦接，所述开关组子模块包括耦接的多个开关；
[0013]驱动电路模块，分别与所述锁存电路模块和所述差分互补电路模块耦接，适于基于所述第一锁存信号、所述第一锁存反相信号、所述第二锁存信号和所述第二锁存反相信号，输出多路开关控制信号至所述差分互补电路模块的开关组子模块，使得任一时刻所述任一电流源支路对应的开关组子模块中均有开关处于导通状态，以驱动相应电流源支路中的电流源。
[0014]本说明书实施例还提供了一种模数转换器，包括：第一输入通路、第二输入通路和反馈通路，其中：
[0015]所述第一输入通路，适于基于第一输入信号和所述反馈通路输出的第一反馈信号，得到第一路输出信号；
[0016]所述第二输入通路，适于基于第二输入信号和所述反馈通路输出的第二反馈信号，得到第二路输出信号；
[0017]所述反馈通路，与所述第一输入通路和第二输入通路分别耦接，包括：
[0018]第一电流源支路；
[0019]第二电流源支路；
[0020]本说明书任一实施例所述的电流源驱动电路，其第一输入端与所述第一输入通路的输出端耦接，将所述第一输入通路所输出的第一路输出信号作为反馈通路的第一路输入信号；其第二输入端与所述第二输入通路的输出端耦接，将所述第二输入通路所输出的第二路输出信号作为反馈通路的第二路输入信号，基于所述第一路输入信号和所述第二路输入信号，导通第一反馈通路数模转换器和所述第一电流源支路，以及导通所述第二反馈通路数模转换器和所述第二电流源支路；
[0021]反馈通路数模转换装置，适于基于所述电流源驱动电路的开关控制，输出所述第一反馈信号至所述第一输入通路，以及输出所述第二反馈信号至所述第二输入通路。
[0022]本说明书实施例还提供了一种接收机，包括：
[0023]解调装置，适于对射频输入信号进行解调处理，得到同相正交的第一输入信号和第二输入信号；
[0024]本说明书任一实施例所述的模数转换器，适于对所述第一输入信号和所述第二输入信号进行模数转换，得到第一通路输出信号和第二通路输出信号。
[0025]采用本说明书实施例提供的电流源驱动电路，所述电流源驱动电路包括锁存电路模块、驱动电路模块和差分互补本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电流源驱动电路，适于驱动电流源，其特征在于，包括：锁存电路模块，适于基于第一路输入信号，输出第一锁存信号和第一锁存反相信号，基于第二路输入信号，输出第二锁存信号和第二锁存反相信号；差分互补电路模块，包括：互补的两个开关组子模块，其中：任一开关组子模块分别与第一电流源支路和第二电流源支路中其中一路电流源支路耦接，所述开关组子模块包括耦接的多个开关；驱动电路模块，分别与所述锁存电路模块和所述差分互补电路模块耦接，适于基于所述第一锁存信号、所述第一锁存反相信号、所述第二锁存信号和所述第二锁存反相信号，输出多路开关控制信号至所述差分互补电路模块的开关组子模块，使得任一时刻所述任一电流源支路对应的开关组子模块中均有开关处于导通状态，以驱动相应电流源支路中的电流源。2.根据权利要求1所述的电流源驱动电路，其特征在于，所述锁存电路模块包括：两个结构相同的锁存子模块，其中任一锁存子模块，其输入端适于输入所述第一路输入信号或所述第二路输入信号，其第一输出端适于输出与相应路的输入信号同相的锁存信号，其第二输出端适于输出与相应路的输入信号反相的锁存反相信号。3.根据权利要求2所述的电流源驱动电路，其特征在于，所述锁存子模块包括：依次串联的第一非门和第二非门。4.根据权利要求2所述的电流源驱动电路，其特征在于，所述锁存子模块包括：依次耦接的第一非门、第二非门和锁存器，其中：所述锁存器的第一输入端与所述第一非门的输出端耦接，所述锁存器的第二输入端与所述第二非门的输出端耦接，所述锁存器的第一输出端适于输出所述相应路的锁存信号，所述锁存器的第二输出端适于输出所述相应路的锁存反相信号。5.根据权利要求1所述的电流源驱动电路，其特征在于，所述驱动电路模块包括：逻辑控制子模块，以及分别与所述逻辑控制子模块耦接且结构相同的第一互不交叠时钟子模块和第二互不交叠时钟子模块，其中：所述逻辑控制子模块，适于基于所述第一锁存信号和所述第二锁存信号，进行预设的逻辑运算，输出第一控制信号和第二控制信号；所述第一互不交叠时钟子模块，适于基于输入的所述第一锁存信号、所述第一锁存反相信号、所述第一控制信号和所述第二控制信号，输出多路开关控制信号至所述第一电流源支路对应的开关组子模块，使得所述第一电流源支路对应的开关组子模块中在任一时刻均有开关处于导通状态；所述第二互不交叠时钟子模块，适于基于输入的所述第二锁存信号、所述第二锁存反相信号、所述第一控制信号和所述第二控制信号，输出多路开关控制信号至第二电流源支路对应的开关组子模块，使得所述第二电流源支路对应的开关组子模块中在任一时刻均有开关处于导通状态。6.根据权利要求5所述的电流源驱动电路，其特征在于，任一所述电流源支路包括：耦接于电源和地之间的流向相反的第一电流源和第二电流源，所述电流源支路的输出端设置于所述第一电流源和第二电流源之间，包括电流流向相反的两个输出端；所述开关组子模块包括：导通开关单元和切换开关单元，其中：
所述导通开关单元，包括耦接于相应电流源支路的电流源和相应电流源支路输出端之间，适于基于接收到的开关使能控制信号导通相应电流源支路上的电流源与相应支路输出端形成的电流源输出通路；所述切换开关单元，耦接于不同的电流源支路的输出端之间，适于基于接收到的开关使能控制信号切换与其耦接的电流源的输出端。7.根据权利要求6所述的电流源驱动电路，其特征在于，所述逻辑控制子模块包括：异或门单元、第一延时单元和第二延时单元，其中：所述异或门单元，其第一输入端适于输入所述第一锁存信号，其第二输入端适于输入所述第二锁存信号，其输出端分别与所述第一延时单元的输入端和所述第二延时单元的第一输入端耦接；所述第一延时单元，其输入端与所述异或门单元的输出端耦接，其输出端适于输出所述第一控制信号，并与所述第二延时单元的第二输入端耦接；所述第二延时单元，适于输出所述第二控制信号；其中：所述第二延时单元的延时时长小于所述第一延时单元的延时时长。8.根据权利要求7所述的电流源驱动电路，其特征在于，所述第二延时单元包括：第一与非门单元和第五非门，其中：所述第一与非门单元，其第一输入端适于与所述异或门单元的输出端和所述第一延时单元的输入端耦接，其第二输入端与所述第一延时单元的输出端耦接，适于输入所述第一控制信号，其输出端与所述第五非门的输入端耦接；所述第五非门，其输入端与所述第一与非门单元的输出端耦接，其输出端适于输出所述第二控制信号。9.根据权利要求8所述的电流源驱动电路，其特征在于，所述互不交叠时钟子模块包括：两个结构相同且相互耦合的互不交叠时钟单元，所述互不交叠时钟单元包括：第三延时单元、第二与非门单元、第一或非门单元和第六非门，其中：所述第三延时单元，其第一输入端与交叠时钟子模块对应，适于对应输入所述第一锁存信号、所述第一锁存反相信号、所述第二锁存信号和所述第二锁存反相信号其中之一，其第二输入端适于与同一互不交叠子模块中另一互不交叠时钟单元的第三延时单元的输出端耦接，其包括两个反相的第一输出端和第二输出端，所述第三延时单元的延时时长小于所述第一延时单元的延时时长，且大于所述第二延时单元的延时时长；所述第二与非门单元，其第一输入端适于与所述第三延时单元的第一输出端耦接，其第二输入端适于输入所述第一控制信号，其输出端适于向与其耦接的导通控制开关输出对应的开关控制信号，控制与其耦接的导通控制开关的通断；所述第一或非门单元，其第一输入端适于与所述第三延时单元的第二输出端耦接，其第二输入端适于输入所述第二控制信号，其输出端与所述第六非门的输出端耦接；所述第六非门，适于向与其耦接的切换控制开关输出对应的开关控制信号，控制与其耦接的切换控制开关的通断。10.根据权利要求9所述的电流源驱动电路，其特征在于，所述互不交叠时钟单元还包括：第七非门和第八非门，其中：所述第七非门，其输入端与所述第二与非门单元的输...

【专利技术属性】
技术研发人员：杨晓雷，李林洋，朱昊，
申请(专利权)人：晶晨半导体上海股份有限公司，
类型：发明
国别省市：