一种提高PFC母线电容利用率的电路及方法技术

本发明专利技术公开了一种提高PFC母线电容利用率的电路，包括功率管Q1

【技术实现步骤摘要】
一种提高PFC母线电容利用率的电路及方法


[0001]本专利技术涉及充电
，具体是一种提高PFC母线电容利用率的电路及方法。

技术介绍

[0002]目前新能源领域技术日新月异，功率需求不断增加，传统汽车大功率充电机不仅要支持三相电供电，同时还要兼容单相电供电，单相电供电时PFC母线纹波相对较大，在确定母线电容容值的情况下，会限制其最大功率。

技术实现思路

[0003]本专利技术的目的在于提供一种提高PFC母线电容利用率的电路及方法，以解决上述
技术介绍
中提出的问题。
[0004]为实现上述目的，本专利技术提供如下技术方案：一种提高PFC母线电容利用率的电路，包括功率管Q1
‑
Q12和电容C1
‑
C2；所述功率管Q1一端连接三相电A相、功率管Q2和功率管Q7，功率管Q7的另一端连接功率管Q8，功率管Q3一端连接三相电B相、功率管Q4和功率管Q9，功率管Q9的另一端连接功率管Q10，功率管Q5一端连接三相电C相、功率管Q6和功率管Q11，功率管Q11的另一端连接功率管Q12,功率管Q1的另一端连接功率管Q3的另一端、功率管Q5的另一端和电容C1，电容C1的另一端连接功率管Q8的另一端、功率管Q10的另一端、功率管Q11的另一端和电容C2，功率管Q2的另一端连接功率管Q4的另一端、功率管Q6的另一端和电容C2的另一端，还包括继电器K1和继电器K2，所述继电器K1一端连接功率管Q5和功率管Q6，继电器K2并联在电容C2两端。
[0005]作为本专利技术的进一步技术方案：所述继电器K1为常闭触点继电器。
[0006]作为本专利技术的进一步技术方案：所述继电器K1为常开触点继电器。
[0007]作为本专利技术的进一步技术方案：所述功率管Q1
‑
Q12和电容C1
‑
C2组成维也纳拓扑。
[0008]一种提高PFC母线电容利用率的方法，采用上述的电路，具体方法如下：单相电充电时，在N线上接继电器K1并连接到功率管Q5和Q6之间并闭合K1，使其作为输入N线，三相电A相和三相电B相作为输入L线，保持功率管Q7
‑
Q12常断，形成交错并联图腾柱拓扑；闭合继电器K2，使其短路O与Bulk
‑
之间电容C2，根据理论知串联电容容值减半，短路串联的电容C2，总母线电容容值翻倍，使得改动之后，单相电充电时母线电容容值翻倍，增大其母线电容高频交流电流容量，降低其母线电压纹波，提高单相电充电时功率。
[0009]与现有技术相比，本专利技术的有益效果是：本专利技术针对三相PFC维也纳拓扑，兼容单相供电，在原有设计基础上，仅通过增加两颗继电器，实现单相电充电条件母线电容翻倍，功率提升；设计简单，成本低廉，可显著提升系统性能等优势。
附图说明
[0010]图1是现有技术的电路图。
[0011]图2是本专利技术的电路图。
具体实施方式
[0012]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0013]实施例1：一种提高PFC母线电容利用率的电路，包括现有技术的维也纳拓扑结构，如图1所示，包括功率管Q1
‑
Q12和电容C1
‑
C2；所述功率管Q1一端连接三相电A相、功率管Q2和功率管Q7，功率管Q7的另一端连接功率管Q8，功率管Q3一端连接三相电B相、功率管Q4和功率管Q9，功率管Q9的另一端连接功率管Q10，功率管Q5一端连接三相电C相、功率管Q6和功率管Q11，功率管Q11的另一端连接功率管Q12,功率管Q1的另一端连接功率管Q3的另一端、功率管Q5的另一端和电容C1，电容C1的另一端连接功率管Q8的另一端、功率管Q10的另一端、功率管Q11的另一端和电容C2，功率管Q2的另一端连接功率管Q4的另一端、功率管Q6的另一端和电容C2的另一端，满足三相电AC
‑
DC转换要求，具有效率高，成本低优势；通过A、B、C三相输入，通过控制开关管Q1
‑
Q12等的开关，将三相交流电转化成直流电，存储在母线电容处V.bulk处，供后级电路使用。
[0014]为增加在单相充电时功率，本设计对上述维也纳拓扑进行如下改动，如图2所示，本设计还包括继电器K1和继电器K2，所述继电器K1一端连接功率管Q5和功率管Q6，继电器K2并联在电容C2两端。
[0015]本设计还公开了一种提高PFC母线电容利用率的方法，采用上述的电路，具体方法如下：单相电充电时，在N线上接继电器K1并连接到功率管Q5和Q6之间并闭合K1，使其作为输入N线，三相电A相和三相电B相作为输入L线，保持功率管Q7
‑
Q12常断，形成交错并联图腾柱拓扑；闭合继电器K2，使其短路O与Bulk
‑
之间电容C2，根据理论知串联电容容值减半，短路串联的电容C2，总母线电容容值翻倍，使得改动之后，单相电充电时母线电容容值翻倍，增大其母线电容高频交流电流容量，降低其母线电压纹波，提高单相电充电时功率。
[0016]实施例2，在实施例1的基础上，继电器K1为常闭触点继电器。继电器K1为常开触点继电器。
[0017]本专利技术针对三相PFC维也纳拓扑，兼容单相供电，在原有设计基础上，仅通过增加两颗继电器，实现单相电充电条件母线电容翻倍，功率提升；设计简单，成本低廉，可显著提升系统性能等优势。
[0018]对于本领域技术人员而言，显然本专利技术不限于上述示范性实施例的细节，而且在不背离本专利技术的精神或基本特征的情况下，能够以其他的具体形式实现本专利技术。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本专利技术的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本专利技术内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
[0019]此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当
将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种提高PFC母线电容利用率的电路，包括功率管Q1
‑
Q12和电容C1
‑
C2；所述功率管Q1一端连接三相电A相、功率管Q2和功率管Q7，功率管Q7的另一端连接功率管Q8，功率管Q3一端连接三相电B相、功率管Q4和功率管Q9，功率管Q9的另一端连接功率管Q10，功率管Q5一端连接三相电C相、功率管Q6和功率管Q11，功率管Q11的另一端连接功率管Q12,功率管Q1的另一端连接功率管Q3的另一端、功率管Q5的另一端和电容C1，电容C1的另一端连接功率管Q8的另一端、功率管Q10的另一端、功率管Q11的另一端和电容C2，功率管Q2的另一端连接功率管Q4的另一端、功率管Q6的另一端和电容C2的另一端，其特征在于，还包括继电器K1和继电器K2，所述继电器K1一端连接功率管Q5和功率管Q6，继电器K2并联在电容C2两端。2.根据权利要求1所述的一种提高PFC母线电容利用率的电路，其特征在于，所述继电器K1为常闭触点继电器。3.根据权利...

【专利技术属性】
技术研发人员：黄建生，殷莉，汤大马，
申请(专利权)人：安徽橡豫智能科技有限公司，
类型：发明
国别省市：