像素结构、阵列基板及显示面板制造技术

本申请公开一种像素结构、阵列基板及显示面板，该像素结构包括：多条数据线；多条扫描线；所述扫描线与所述数据线垂直设置并限定出多个像素区，每一所述像素区沿扫描线的延伸方形设置有两个子像素，两个所述子像素的栅极连接两条不同的扫描线，两个所述子像素的源极连接相同的数据线；或者，每一所述像素区中两个子像素分别与相邻像素区中的子像素连接相同的数据线；其中，每一所述子像素包括沿列方向设置的主像素及次像素。本申请可以解决现有VA模式的液晶显示器色偏较差的问题。模式的液晶显示器色偏较差的问题。模式的液晶显示器色偏较差的问题。

【技术实现步骤摘要】
像素结构、阵列基板及显示面板


[0001]本申请涉及液晶显示
，特别涉及一种像素结构、阵列基板及显示面板。

技术介绍

[0002]液晶显示面板通常由彩色滤光片基板、薄膜晶体管阵列基板以及配置于两基板间的液晶层所构成，并分别在两基板的相对内侧设置像素电极、公共电极，通过施加电压控制液晶分子改变方向，将背光模组的光线折射出来产生画面。液晶显示器包括扭曲向列(TN)模式、电子控制双折射(ECB)模式、垂直配向(VA)等多种显示模式，其中，VA模式是一种具有高对比度、宽视角、无须摩擦配向等优势的常见显示模式。但由于VA模式采用垂直转动的液晶，液晶分子双折射率的差异比较大，导致大视角下的色偏(color shift)问题比较严重。随着液晶显示技术的发展，显示屏幕的尺寸越来越大，传统采用4domain(4畴)的PSVA(聚合物稳定垂直配向)像素会凸显视角色偏的不良表现。

技术实现思路

[0003]本申请的主要目的是提出一种像素结构，旨在解决现有VA模式的液晶显示器色偏较差的问题。
[0004]所述扫描线与所述数据线垂直设置并限定出多个像素区，每一所述像素区沿扫描线的延伸方形设置有两个子像素，两个所述子像素的栅极连接两条不同的扫描线，两个所述子像素的源极连接相同的数据线；
[0005]或者，每一所述像素区中两个子像素分别与相邻像素区中的子像素连接相同的数据线；其中，
[0006]每一所述子像素包括沿列方向设置的主像素及次像素；
[0007]每一所述像素区中，沿扫描线延伸方向设置的两个子像素的主像素及次像素在所述数据线的延伸方向上呈旋转对称设置。
[0008]可选地，所述像素结构还包括：
[0009]多条第一公共电极线；
[0010]同一行所述像素区对应设置有一条所述第一公共电极线，所述第一公共电极线具有公共段及对应各所述子像素设置的环绕段，所述公共段沿扫描线的方向延伸，每一所述环绕段环绕所述子像素设置，每一所述环绕段环绕的两个引出端分别与所述公共段连接；
[0011]多条第二公共电极线；
[0012]所述第二公共电极线与所述数据线平行设置，每相邻两条所述数据线之间设置有一所述第二公共电极线；
[0013]同一像素区中的两个次像素连接同一条所述第二公共电极线。
[0014]可选地，每一所述子像素包括第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、主像素电极及次像素电极；
[0015]所述第一薄膜晶体管、第二薄膜晶体管及第三薄膜晶体管分别设置于所述主像素
电极靠近所述扫描线的一侧，所述第一薄膜晶体管、第二薄膜晶体管及第三薄膜晶体管的栅极连接相同的扫描线，所述第一薄膜晶体管及第二薄膜晶体管的源极连接相同的数据线，所述第三薄膜晶体管的源极与所述第二薄膜晶体管的漏极连接，所述第三薄膜晶体管的漏极与所述第二公共电极线连接；
[0016]所述第一薄膜晶体管的漏极与所述主像素电极之间设有第一连接走线，所述第二薄膜晶体管的漏极与所述次像素电极之间还设有第二连接走线。
[0017]可选地，所述第二连接走线跨越所述主像素电极设置，并与所述次像素电极连接；或者，
[0018]所述第二连接走线自第二薄膜晶体管的漏极沿所述主像素电极周侧延伸设置，并与所述次像素电极连接。
[0019]可选地，同一所述像素区中的两个所述第一薄膜晶体管及两个所述第二薄膜晶体管的源极连接相同的数据线，且两个所述第一薄膜晶体管及两个所述第二薄膜晶体管与同一所述像素区中的一个所述子像素的主像素电极及次像素电极设置于同一列；其中，
[0020]与各自所述主像素电极及次像素电极处于同一列的所述第一薄膜晶体管及第二薄膜晶体管中，所述第二薄膜晶体管设置于所述第一薄膜晶体管背离所述主像素电极的一侧；
[0021]与各自所述主像素电极及次像素电极处于相邻列的所述第一薄膜晶体管及第二薄膜晶体管中，所述第一薄膜晶体管设置于所述第二薄膜晶体管远离所述主像素电极的一侧。
[0022]本申请还提出一种阵列基板，包括衬底基板以及如上述的像素结构；
[0023]所述衬底基板上形成有：
[0024]第一金属层，所述第一金属层形成多条扫描线、多条第一公共电极线、多个第一薄膜晶体管的栅极、多个第二薄膜晶体管的栅极，以及多个第三薄膜晶体管的栅极；
[0025]第一绝缘层，设置于所述第一金属层上；
[0026]第二金属层，设置于所述第一绝缘层上，所述第二金属层形成多条数据线、多条第二公共电极线、多个第一薄膜晶体管的源极与漏极、多个第二薄膜晶体管的源极与漏极，以及多个第三薄膜晶体管的源极与漏极；
[0027]第二绝缘层，设置于所述第二金属层上；
[0028]透明导电层，分别形成多个主像素电极和多个次像素电极；其中，
[0029]每一第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、主像素电极和次像素电极构成一个子像素，每两个子像素构成一个像素区。
[0030]可选地，所述第一连接走线包括由所述第二金属层形成的第一金属走线段，以及设置于所述透明导电层和所述第一金属走线段之间且贯穿所述第二绝缘层的第一过孔连接段；或者，
[0031]所述第一连接走线包括由第二金属层形成的第一金属走线段、由所述透明导电层形成的第一透明走线段，以及设置于所述第一透明走线段和第一金属走线段之间且贯穿所述第二绝缘层的第一过孔连接段。
[0032]可选地，所述第二连接走线包括由所述第二金属层形成的第二金属走线段，以及设置于所述透明导电层和所述第二金属走线段之间且贯穿所述第二绝缘层的第二过孔连
接段；其中，
[0033]所述第二过孔连接段设置于所述次像素电极列方向的中心线上，所述第二金属走线段跨越所述主像素电极设置。
[0034]可选地，所述第二连接走线包括由第二金属层形成的第二金属走线段、由所述透明导电层形成的第二透明走线段，以及设置于所述第二透明走线段和第二金属走线段之间且贯穿所述第二绝缘层的第二过孔连接段；其中，
[0035]所述第二过孔连接段设置于所述第二薄膜晶体管所处的器件区域内，所述第二透明走线段沿所述主像素电极周侧延伸设置。
[0036]本申请还提出一种显示面板，包括上述的像素结构；或者，
[0037]包括上述的阵列基板以及与所述阵列基板相对设置的彩膜基板。
[0038]本申请技术方案中，像素结构中包括多条数据线Data及多条扫描线Gn，多条扫描线Gn与多条数据线Data垂直设置并限定出多个像素区，每一像素区沿扫描线Gn的延伸方形设置有两个子像素，两个所述子像素的栅极连接两条不同的扫描线Gn，两个子像素的源极连接相同的数据线Data，或者，每一像素区中两个子像素分别与相邻像素区中的子像素连接相同的数据线Data，从而实现双栅型驱动。本申请通过采用双栅型的驱动方式，减少了Source COF的用量，进而能够有效降低液晶面板的成本。同时，本申请将每一个子像素一分为二，本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种像素结构，应用于阵列基板中，所述阵列基板还包括衬底基板，所述衬底基板上形成有第一金属层及第二金属层，所述第一金属层形成多条扫描线，所述第二金属层形成多条数据线，其特征在于，所述像素结构包括：所述扫描线与所述数据线垂直设置并限定出多个像素区，每一所述像素区沿扫描线的延伸方形设置有两个子像素，两个所述子像素的栅极连接两条不同的扫描线，两个所述子像素的源极连接相同的数据线；或者，每一所述像素区中两个子像素分别与相邻像素区中的子像素连接相同的数据线；其中，每一所述子像素包括沿列方向设置的主像素及次像素；每一所述像素区中，沿扫描线延伸方向设置的两个子像素的主像素及次像素在所述数据线的延伸方向上呈旋转对称设置。2.如权利要求1所述的像素结构，其特征在于，所述像素结构还包括：多条第一公共电极线；同一行所述像素区对应设置有一条所述第一公共电极线，所述第一公共电极线具有公共段及对应各所述子像素设置的环绕段，所述公共段沿扫描线的方向延伸，每一所述环绕段环绕所述子像素设置，每一所述环绕段环绕的两个引出端分别与所述公共段连接；多条第二公共电极线；所述第二公共电极线与所述数据线平行设置，每相邻两条所述数据线之间设置有一所述第二公共电极线；同一像素区中的两个次像素连接同一条所述第二公共电极线。3.如权利要求2所述的像素结构，其特征在于，每一所述子像素包括第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、主像素电极及次像素电极；所述第一薄膜晶体管、第二薄膜晶体管及第三薄膜晶体管分别设置于所述主像素电极靠近所述扫描线的一侧，所述第一薄膜晶体管、第二薄膜晶体管及第三薄膜晶体管的栅极连接相同的扫描线，所述第一薄膜晶体管及第二薄膜晶体管的源极连接相同的数据线，所述第三薄膜晶体管的源极与所述第二薄膜晶体管的漏极连接，所述第三薄膜晶体管的漏极与所述第二公共电极线连接；所述第一薄膜晶体管的漏极与所述主像素电极之间设有第一连接走线，所述第二薄膜晶体管的漏极与所述次像素电极之间还设有第二连接走线。4.如权利要求3所述的像素结构，其特征在于，所述第二连接走线跨越所述主像素电极设置，并与所述次像素电极连接；或者，所述第二连接走线自第二薄膜晶体管的漏极沿所述主像素电极周侧延伸设置，并与所述次像素电极连接。5.如权利要求3所述的像素结构，其特征在于，同一所述像素区中的两个所述第一薄膜晶体管及两个所述第二薄膜晶体管的源极连接相同的数据线，且两个所述第一薄膜晶体管及两个所述第二薄膜晶体管与同一所述像素区中的一个所述子像素的主像素电极及次像素电极设置于同一列；其中，与各自所述主像素电极及次像素电极处于同一列的所述第一...

【专利技术属性】
技术研发人员：黄世帅，韩丙，郑浩旋，
申请(专利权)人：惠科股份有限公司，
类型：发明
国别省市：