一种基于FPGA的1553B总线协议的多功能接口系统技术方案

本发明专利技术公开了一种基于FPGA的1553B总线协议的多功能接口系统，主要涉及航空数据总线领域。包括1553B总线接口模块、基于Xilinx的ZYNQ7000平台和以太网传输模块，所述基于Xilinx的ZYNQ7000平台包括FPGA和ARM两部分。本发明专利技术的有益效果在于：节约了芯片本身的功耗和芯片成本、PCB面积，降低了单机成本，提高了逻辑的可测试性。逻辑的可测试性。逻辑的可测试性。

【技术实现步骤摘要】
一种基于FPGA的1553B总线协议的多功能接口系统


[0001]本专利技术涉及航空数据总线领域，具体是一种基于FPGA的1553B总线协议的多功能接口系统。

技术介绍

[0002]鉴于传统的1553B总线设备传输效率低，接口单一化问题等不能满足实际军工航天领域的多模拟器测试应用需求，研究并设计了一种1553B总线多功能接口测试系统。

技术实现思路

[0003]本专利技术的目的在于提供一种基于FPGA的1553B总线协议的多功能接口系统，节约了芯片本身的功耗和芯片成本、PCB面积，降低了单机成本，提高了逻辑的可测试性。
[0004]本专利技术为实现上述目的，通过以下技术方案实现：一种基于FPGA的1553B总线协议的多功能接口系统，包括1553B总线接口模块、基于Xilinx的ZYNQ7000平台和以太网传输模块，所述基于Xilinx的ZYNQ7000平台包括FPGA和ARM两部分。
[0005]优选的，所述FPGA逻辑部分主要包括1553B IP核，接口，多路信号和中断的处理以及内存的分配。
[0006]优选的，所述1553B IP功能主要包括编码器、解码器和协议处理控制器，以及内存的分配及读写，所述编解码器部分主要实现FPGA内部的TTL信号与双极性曼彻斯特码之间的转换；所述协议处理实现1553命令字的解析；所受接口的核心控制单元是数据的正确读写与发送等基本通讯功能，以及1553功能寄存器的读写，用以配置1553设备为BC、RT或BM。
[0007]优选的，所述1553B的输入、输出信号线采用与或逻辑门电路接入到port端口进行输入输出。
[0008]优选的，所述1553B系统的存储空间分为寄存器空间和数据存储空间。
[0009]优选的，所述ARM采用双核ARM Cortex
‑
A9用于整个系统的控制管理，接收并处理来自PL端的1553信号及跟PC机的通讯。
[0010]对比现有技术，本专利技术的有益效果在于；节约了芯片本身的功耗和芯片成本、PCB面积，降低了单机成本，提高了逻辑的可测试性。
附图说明
[0011]图1是系统总体设计方案框图。
[0012]图2是1553IP设计原理结构图。
[0013]图3是1553IP的地址分配。
[0014]图4是存储RAM的地址分配。
[0015]图5是1553系统的驱动软件框架。
[0016]图6是系统软件设计总体框图。
[0017]图7是RT IP配置界面。
[0018]图8是1553B多功能系统综合原理实现图(部分)。
[0019]图9是板级测试时序图。
[0020]图10是示波器波形图。
具体实施方式
[0021]下面结合具体实施例，进一步阐述本专利技术。应理解，这些实施例仅用于说明本专利技术而不用于限制本专利技术的范围。此外应理解，在阅读了本专利技术讲授的内容之后，本领域技术人员可以对本专利技术作各种改动或修改，这些等价形式同样落于本申请所限定的范围。
[0022]本专利技术所述是一种基于FPGA的1553B总线协议的多功能接口系统，主要通过以下步骤实现：
[0023]1553B多功能测试系统以Zynq
‑
7000可扩展处理平台为核心，包括ARM(PS，Processing System)、FPGA(PL，Progarmmable Logic)两部分。其中PS是ARM的SOC的部分，集成了最高可运行在800MHz的双核ARM Cortex
‑
A9处理器，PL则是可编程逻辑，主要是传统意义的FPGA逻辑单元，能够灵活地用于各种目标应用。Zynq
‑
7000的FPGA芯片为Kintex
‑
7，逻辑资源和存储资源丰富，能够满足1553B系统的设计需求。
[0024]系统的总体设计方案如图1所示，主要包括1553B总线接口模块、ZYNQ7000平台和以太网传输模块。系统设计基于Xilinx的ZYNQ7000平台，主要包括PL和PS两部分。其中，PL端进行1553B协议处理器的实现，并采用片内SDRAM进行数据存储，节省了外部存储器的资源消耗。PS端的ARM处理器通过AXI总线与PL端FPGA进行通信，并通过以太网接口与PC机进行通讯。协议处理器采用1553协议IP核，实现符合1553B总线协议的处理和编码功能，提高总线接口的传输速率。通过例化多个IP核以实现多功能1553B总线接口系统设计。采用一根电缆，便可以实现最多支持一个BC，一个BM和30个RT同时工作，节省了硬件收发器的数量和成本。
[0025]FPGA逻辑部分主要包括1553B IP核设计，接口设计，多路信号和中断的处理以及内存的分配。本系统设计的重点和难点是利用Zynq
‑
7000芯片的PL部分设计实现1553B总线协议的IP核以及PL与PS间的接口处理，主要包括数据信号和控制信号的传输。1553B IP功能主要包括编码器、解码器和协议处理控制器，以及内存的分配及读写。编解码器部分主要实现FPGA内部的TTL信号与双极性曼彻斯特码之间的转换；协议处理实现1553命令字的解析；接口的核心控制单元是数据的正确读写与发送等基本通讯功能，以及1553功能寄存器的读写，用以配置1553设备为BC、RT或BM。图2是所设计的1553B IP核的设计组成结构。
[0026]根据1553B协议信号传输电平特点，将多路1553B的输入、输出信号线采用与或逻辑门电路接入到port端口进行输入输出，节省了硬件连接器和收发器的数量。32个IP的32路中断采用中断控制器IP核axi_intc进行统一管理和控制，中断控制器在系统中的偏移地址为0x4184_0000，32路中断转为一路中断输出至PS端的系统中断接口IRQ。PS系统接收到中断信号后，可通过查看中断状态寄存器ISR来判断中断来源，进而转去处理相应1553设备的中断消息。
[0027]1553B系统的存储空间分为寄存器空间和数据存储空间。充分利用ZYNQ芯片资源丰富的特点，为每个IP分配了64K字节大小的寄存器空间，用于1553B协议寄存器空间，存储命令字和控制字等，所分配的系统偏移地址范围为0x4121_0000到0x4183_FFFF。为了充分
利用芯片片内存储资源，节约硬件成本和电路成本，使用片内SDRAM资源替代传统的外部存储器flash，用于消息缓冲区的存储和管理，为每个IP分配64K字节大小的存储空间，系统偏移地址范围为0x4120_0000到0x4182_FFFF。
[0028]双核ARM Cortex
‑
A9主要用于整个系统的控制管理，接收并处理来自PL端的1553信号及跟PC机的通讯。双核ARM Cortex
‑
A9通过外设与上位机连接，根据响应的功能需求，通过控制以太网接口完成1553B设备的配置、数据收发、中断处理和地址映射功能。ARM内置10Mbp本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于FPGA的1553B总线协议的多功能接口系统，其特征在于，包括包括1553B总线接口模块、基于Xilinx的ZYNQ7000平台和以太网传输模块，所述基于Xilinx的ZYNQ7000平台包括FPGA和ARM两部分。2.根据权利要求1所述一种基于FPGA的1553B总线协议的多功能接口系统，其特征在于，所述FPGA逻辑部分主要包括1553BIP核，接口，多路信号和中断的处理以及内存的分配。3.根据权利要求2所述一种基于FPGA的1553B总线协议的多功能接口系统，其特征在于，所述1553BIP功能主要包括编码器、解码器和协议处理控制器，以及内存的分配及读写，所述编解码器部分主要实现FPGA内部的TTL信号与双极性曼彻斯特码之间的转换；所述协议处理实现1553命令字的解析；...

【专利技术属性】
技术研发人员：张强，王清华，杨振，张成联，张家骏，李学辉，韩清华，姚良威，孟凡擎，陈文平，
申请(专利权)人：枣庄学院，
类型：发明
国别省市：