一种排线测试装置制造方法及图纸

本实用新型专利技术涉及一种排线测试装置，包括壳体，壳体内设有测试板，测试板上设有被测模块、嵌入式处理器和显示屏，被测模块两端均与嵌入式处理器连接，被测模块包括排线和设在排线两端的排线插座，排线插座一侧与排线的两端连接，排线插座另一侧与嵌入式处理器连接，嵌入式处理器与显示屏连接，嵌入式处理器采集被测模块的信号进行运算处理，并通过显示屏反馈被测模块的排线测试结果。本实用新型专利技术采用嵌入式处理器对排线线路进行检测且在显示屏上可查看，准确地测试每个线路，且速度快，效率高，减少了人员的成本和返工的风险。少了人员的成本和返工的风险。少了人员的成本和返工的风险。

【技术实现步骤摘要】
一种排线测试装置


[0001]本技术涉及排线测试
，尤其是指一种排线测试装置。

技术介绍

[0002]排线在电子产品中应用广泛，排线是用于连接电子器件模块的软性电路板，可实现信号传输的作用，为了确保排线中的每一线路均为通路，需要对排线的线路进行故障测试，因此排线测试是非常重要的。
[0003]目前排线测试时，一般会采用目测，耗时且主要根据经验判断排线是断路、断路或者错位等的故障，错误率高，无法完全确定排线接线正确，或采用万用表测试，对排线的每个线路逐个测试，耗时耗力，效率低，且无法检测排线在错位时的错误，准确率低会造成不合格或返工的风险。
[0004]因此，有必要提供一种排线测试装置。

技术实现思路

[0005]为此，本技术所要解决的技术问题在于克服现有技术中排线测试时采用目测时错误率高或采用万用表时需逐个线路进行测试且准确率低的问题。
[0006]为解决上述技术问题，本技术提供了一种排线测试装置，包括壳体，所述壳体内设有测试板，所述测试板上设有被测模块、嵌入式处理器和显示屏，所述被测模块两端均与所述嵌入式处理器连接，所述被测模块包括排线和设在所述排线两端的排线插座，所述排线插座一侧与所述排线的两端连接，所述排线插座另一侧与所述嵌入式处理器连接，所述嵌入式处理器与所述显示屏连接，所述嵌入式处理器采集所述被测模块的信号进行运算处理，并通过所述显示屏反馈所述被测模块的排线测试结果。
[0007]在本技术的一个实施例中，所述嵌入式处理器包括输入接口、输出接口、数据接口和控制接口，所述输入接口和所述输出接口分别与所述排线两端的引脚相对应，所述显示屏分别与所述数据接口与所述控制接口连接，所述输入接口用于采集所述排线的信号，所述输出接口用于接收所述输入接口经运算处理的信号，所述数据接口和所述控制接口用于将所述输出接口的信号反馈至所述显示屏。
[0008]在本技术的一个实施例中，所述测试结果包括断路、断路和错位。
[0009]在本技术的一个实施例中，所述嵌入式处理器还包括编程接口。
[0010]在本技术的一个实施例中，所述测试板上设有用于触发信号的按键模块，所述按键模块与所述嵌入式处理器连接。
[0011]在本技术的一个实施例中，所述按键模块包括开关键，所述开关键控制所述排线测试装置的开启和关闭。
[0012]在本技术的一个实施例中，所述测试板上设有用于连接电源的USB供电接口。
[0013]在本技术的一个实施例中，所述电源的电压为5V。
[0014]在本技术的一个实施例中，所述壳体上设有指示灯，所述指示灯分别与所述
电源和所述嵌入式处理器连接。
[0015]在本技术的一个实施例中，所述嵌入式处理器为型号PIC18LF4455
‑
I/PT的芯片。
[0016]本技术的上述技术方案相比现有技术具有以下优点：
[0017]本技术中被测模块与嵌入式处理器连接，被测模块包括排线和排线插座，嵌入式处理器与显示屏连接，嵌入式处理器采集被测模块的信号进行运算处理，并通过显示屏反馈被测模块的测试结果，该装置采用嵌入式处理器对排线线路进行检测且在显示屏上可查看，准确地测试每个线路，且速度快，效率高，减少了人员的成本和返工的风险。
附图说明
[0018]为了使本技术的内容更容易被清楚的理解，下面根据本技术的具体实施例并结合附图，对本技术作进一步详细的说明，其中
[0019]图1是本技术排线测试装置的结构示意图；
[0020]图2是本技术排线测试装置的测试电路图；
[0021]图3是本技术排线测试装置的测试流程图；
[0022]说明书附图标记说明：1、测试板；2、被测模块；21、排线；22、排线插座；3、嵌入式处理器；4、显示屏；5、按键模块；6、USB供电接口。
具体实施方式
[0023]下面结合附图和具体实施例对本技术作进一步说明，以使本领域的技术人员可以更好地理解本技术并能予以实施，但所举实施例不作为对本技术的限定。
[0024]请参照图1
‑
图3所示，本技术提供了一种排线测试装置，包括壳体，壳体内设有测试板1，测试板1上设有被测模块2、嵌入式处理器3和显示屏4，被测模块2两端均与嵌入式处理器3连接，被测模块2包括排线21和设在排线21两端的排线插座22，排线插座22一侧与排线21的两端连接，排线插座22另一侧与嵌入式处理器3连接，嵌入式处理器3与显示屏4连接，嵌入式处理器3采集被测模块2的信号进行运算处理，并通过显示屏4反馈被测模块2的测试结果。本装置中被测模块2与嵌入式处理器3连接，嵌入式处理器3与显示屏4连接，嵌入式处理器3采集被测模块2的信号进行运算处理，并通过显示屏4反馈被测模块2的测试结果，该装置采用嵌入式处理器3对排线21线路进行检测且在显示屏4上可查看，准确地测试每个线路，且速度快，效率高，减少了人员的成本和返工的风险。
[0025]其中嵌入式处理器3包括输入接口、输出接口、数据接口和控制接口，输入接口和输出接口分别与排线21两端的引脚相对应，显示屏4分别与数据接口与控制接口连接，输入接口用于采集排线21的信号，输出接口用于接收输入接口经运算处理的信号，数据接口和控制接口用于将输出接口的信号反馈至显示屏4，嵌入式处理器3还包括编程接口，编程接口可以根据具体检测编写相对应的程序对输入端的信号进行运算处理，能快速准确地对排线21的每条线路进行检测。
[0026]如图2所示，在本实施例中，嵌入式处理器3为型号PIC18LF4455
‑
I/PT的芯片，该芯片的电源接口为VDD接口，VDD接口与外界电源连接，排线21两端的引脚分别为TX接口和RX接口，两侧的引脚通过排线21两端之间的线路相对应，该芯片的输入接口和输出接口分别
为RA、RB、RC、RD和RE接口，排线21的引脚与该芯片的RA、RB、RC、RD和RE接口连接，该芯片的数据接口为SDA接口，控制接口为SCL接口，SCL接口和SDA接口分别与显示屏4连接，该芯片的编程接口为RB6接口和RB7接口，RB6接口和RB7接口用于输入所需要的程序，该芯片的CLK1接口连接有晶体振荡器。
[0027]在此排线检测过程中，测试结果包括断路、断路和错位，当输出接口接收到输入接口的两次信号，排线21为短路，检测结束并通过数据接口和控制接口反馈至显示屏4；当输出接口没接收到输入接口的信号，排线21为断路，检测结束并通过数据接口和控制接口反馈至显示屏4；当输出接口接收到与输入接口不对应的信号，排线21为错位，检测结束并通过数据接口和控制接口反馈至显示屏4；当输出接口接收到输入接口的一次对应信号，排线21为正常。
[0028]具体的，测试板1上设有用于触发信号的按键模块5，按键模块5与嵌入式处理器3连接，按键模块5包括开关键和查看键，本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种排线测试装置，其特征在于：包括壳体，所述壳体内设有测试板，所述测试板上设有被测模块、嵌入式处理器和显示屏，所述被测模块两端均与所述嵌入式处理器连接，所述被测模块包括排线和设在所述排线两端的排线插座，所述排线插座一侧与所述排线的两端连接，所述排线插座另一侧与所述嵌入式处理器连接，所述嵌入式处理器与所述显示屏连接，所述嵌入式处理器采集所述被测模块的信号进行运算处理，并通过所述显示屏反馈所述被测模块的排线测试结果。2.根据权利要求1所述的排线测试装置，其特征在于：所述嵌入式处理器包括输入接口、输出接口、数据接口和控制接口，所述输入接口和所述输出接口分别与所述排线两端的引脚相对应，所述显示屏分别与所述数据接口与所述控制接口连接，所述输入接口用于采集所述排线的信号，所述输出接口用于接收所述输入接口经运算处理的信号，所述数据接口和所述控制接口用于将所述输出接口的信号反馈至所述显示屏。3.根据权利要求2所述的排线测试...

【专利技术属性】
技术研发人员：黄建林，陈春雷，
申请(专利权)人：昆山普尚电子科技有限公司，
类型：新型
国别省市：